<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Re: K70 Ethernet inperrupt in Kinetis Microcontrollers</title>
    <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355533#M17722</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;EM&gt;followings are display a enabling core interrupt&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_TRANSMIT);&lt;BR /&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_RECEIVE);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_ERROR);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;........................&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;int hardware_interrupt_enable(qInterruptNumber InterruptNumber)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt; return&amp;nbsp; core_nvic_interrupt_enable((uint32_t)InterruptNumber);&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;int core_nvic_interrupt_enable(uint32_t InterruptNumber)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt; if(InterruptNumber &amp;lt; 240)&lt;/P&gt;&lt;P&gt; {&lt;/P&gt;&lt;P&gt;&amp;nbsp; if((CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(InterruptNumber &amp;gt;&amp;gt; 5) &amp;amp; (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F))) == 0)&lt;/P&gt;&lt;P&gt;&amp;nbsp; {&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ICER(InterruptNumber &amp;gt;&amp;gt; 5) |= (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F));&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(InterruptNumber &amp;gt;&amp;gt; 5) |= (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F));&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; return 0;&lt;/P&gt;&lt;P&gt;&amp;nbsp; }&lt;/P&gt;&lt;P&gt;&amp;nbsp; return 2;&lt;/P&gt;&lt;P&gt; }&lt;/P&gt;&lt;P&gt; return 1;&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;#define CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(Index) (CORTEX_M4_PERIPHERALS_POINTER-&amp;gt;NVIC_ISER[Index])&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;#define CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ICER(Index) (CORTEX_M4_PERIPHERALS_POINTER-&amp;gt;NVIC_ICER[Index])&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Fri, 21 Nov 2014 00:21:13 GMT</pubDate>
    <dc:creator>stephanoschoi</dc:creator>
    <dc:date>2014-11-21T00:21:13Z</dc:date>
    <item>
      <title>K70 Ethernet inperrupt</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355531#M17720</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;I'm using TWR-K70 and TWR-SER.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I'm initialize port first..&lt;/P&gt;&lt;P&gt;and then&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; MK70_SIM_REGISTER_SCGC2 |= MK70_SIM_SCGC2_ENET1_MASK;&amp;nbsp;&amp;nbsp;&amp;nbsp; // Clock On&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; HardwareEthernet.SystemEndian = memory_get_system_endian();&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_reset();&amp;nbsp;&amp;nbsp;&amp;nbsp; // Reset&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_disable();&amp;nbsp;&amp;nbsp; // Disable Block&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_EIMR = 0;&amp;nbsp;&amp;nbsp; // Mask all FEC interrupts&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_EIR = 0xFFFFFFFF; // Clear all FEC interrupt events&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;// MK70_ENET_REGISTER_EIR = MK70_ENET_EIR_TS_TIMER_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_TS_AVAIL_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_WAKEUP_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_PLR_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_UN_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_RL_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_LC_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_EBERR_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_MII_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_RXB_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_RXF_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_TXB_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_TXF_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_GRA_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_BABT_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIR_BABR_MASK;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; // Clear MAC address&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_PALR = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_PAUR = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Clear the Individual Address Hash registers&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_IALR = 0; // Set unicast address hash table&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_IAUR = 0; // Set unicast address hash table&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Clear the Group Address Hash registers&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_GALR = 0; // Set multicast address hash table&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_GAUR = 0; // Set multicast address hash table&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; // Set interrupt mask&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Enable Transmit Frame Interrupt, Receive Frame Interrupt, BUS Error Interrupt&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;// MK70_ENET_REGISTER_EIMR = (MK70_ENET_EIMR_TXF_MASK | MK70_ENET_EIMR_RXF_MASK | MK70_ENET_EIMR_EBERR_MASK);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_EIMR = 0&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_BABR_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_BABT_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_GRA_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_TXF_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_TXB_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_RXF_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_RXB_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_MII_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_EBERR_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_LC_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_RL_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_UN_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_PLR_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_WAKEUP_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_TS_AVAIL_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_EIMR_TS_TIMER_MASK&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;BR /&gt;&lt;EM&gt; // Set PAUSE frame duration&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_OPD = (MK70_ENET_OPD_OPCODE(0x00) | MK70_ENET_OPD_PAUSE_DUR(0x00));&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit control register&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TCR = (MK70_ENET_TCR_ADDSEL(0x00) | MK70_ENET_TCR_FDEN_MASK); // Enable Full Duplex&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit accelerator function configuration register&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TACC = 0x00000000; // disable insert protocol checksum, IP header checksum, and TX fifo shift&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; // Set receive control register&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RCR = MK70_ENET_RCR_MII_MODE_MASK /*always*/&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_RCR_RMII_MODE_MASK /*We using RMII mode*/&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_RCR_MAX_FL(ETHERNET_FRAME_MAXIMUM_LENGTH) /*check frame length*/&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_RCR_FCE_MASK; /*Flow control enable*/&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;//&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | MK70_ENET_RCR_CRCFWD_MASK; /*no CRC pad required*/&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set receive accelerator function configuration register&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RACC = 0x00000000; // not discard Error frame, wrong checksum frame and IP header checksum error frame, pad not removed, and RX fifo shift&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; // Set transmit inter-packet gap&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TIPG = MK70_ENET_TIPG_IPG(0x08/*8~27*/);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set frame truncation length&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_FTRL = MK70_ENET_FTRL_TRUNC_FL((((ETHERNET_FRAME_MAXIMUM_LENGTH/*1518*/ % 64) != 0) ? (((ETHERNET_FRAME_MAXIMUM_LENGTH/*1518*/ / 64) + 1) * 64) : ETHERNET_FRAME_MAXIMUM_LENGTH));&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit FIFO watermark&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TFWR = (MK70_ENET_TFWR_STRFWD_MASK | MK70_ENET_TFWR_TFWR(0x00)); // Store &amp;amp; forward enable transmit FOFO write 64 bytes written&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit FIFO section empty threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TSEM = MK70_ENET_TSEM_TX_SECTION_EMPTY(0x00);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit FIFO almost empty threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TAEM = MK70_ENET_TAEM_TX_ALMOST_EMPTY(0x08);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set transmit FIFO almost full threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_TAFL = MK70_ENET_TAFL_TX_ALMOST_FULL(0x08);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set receive FIFO section full threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RSFL = MK70_ENET_RSFL_RX_SECTION_FULL(0x00);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set receive FIFO section empty threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RSEM = MK70_ENET_RSEM_RX_SECTION_EMPTY(0x00);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set receive FIFO almost empty threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RAEM = MK70_ENET_RAEM_RX_ALMOST_EMPTY(0x08);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set receive FIFO almost full threshold&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; MK70_ENET_REGISTER_RAFL = MK70_ENET_RAFL_RX_ALMOST_FULL(0x08);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set MII speed control register&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_mii_initialize();&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Clear statistic counters&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_clear_statistics();&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Set default MAC address&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_set_mac_address(HardwareEthernet.pMAC);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; // Buffer Initialize&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_buffer_initialize();&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; hardware_interrupt_set_prority(INTERRUPT_NUMBER_ENET_TRANSMIT, INTERRUPT_PRIORITY_6);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_interrupt_set_prority(INTERRUPT_NUMBER_ENET_RECEIVE, INTERRUPT_PRIORITY_6);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_interrupt_set_prority(INTERRUPT_NUMBER_ENET_ERROR, INTERRUPT_PRIORITY_6);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; hardware_ethernet_phy_initialize();&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_ethernet_enable();&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt; hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_TRANSMIT);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_RECEIVE);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt; hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_ERROR);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;then... not occur interrupt.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;when polling&amp;nbsp; 'MK70_ENET_REGISTER_EIR'&lt;/P&gt;&lt;P&gt; TX frame interrupt bit is set when transmit&lt;/P&gt;&lt;P&gt; TX frame interrupt bit is set when receive&lt;/P&gt;&lt;P&gt;but not occur interrupt.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;any one help me?&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 20 Nov 2014 07:57:48 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355531#M17720</guid>
      <dc:creator>stephanoschoi</dc:creator>
      <dc:date>2014-11-20T07:57:48Z</dc:date>
    </item>
    <item>
      <title>Re: K70 Ethernet inperrupt</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355532#M17721</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Have interrupts been enabled in the Cortex core, as well as in the EMAC?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Regards&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Mark&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 20 Nov 2014 13:51:53 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355532#M17721</guid>
      <dc:creator>mjbcswitzerland</dc:creator>
      <dc:date>2014-11-20T13:51:53Z</dc:date>
    </item>
    <item>
      <title>Re: K70 Ethernet inperrupt</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355533#M17722</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;EM&gt;followings are display a enabling core interrupt&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_TRANSMIT);&lt;BR /&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_RECEIVE);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;hardware_interrupt_enable(INTERRUPT_NUMBER_ENET_ERROR);&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;........................&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;int hardware_interrupt_enable(qInterruptNumber InterruptNumber)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt; return&amp;nbsp; core_nvic_interrupt_enable((uint32_t)InterruptNumber);&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;int core_nvic_interrupt_enable(uint32_t InterruptNumber)&lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt; if(InterruptNumber &amp;lt; 240)&lt;/P&gt;&lt;P&gt; {&lt;/P&gt;&lt;P&gt;&amp;nbsp; if((CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(InterruptNumber &amp;gt;&amp;gt; 5) &amp;amp; (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F))) == 0)&lt;/P&gt;&lt;P&gt;&amp;nbsp; {&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ICER(InterruptNumber &amp;gt;&amp;gt; 5) |= (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F));&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(InterruptNumber &amp;gt;&amp;gt; 5) |= (1 &amp;lt;&amp;lt; (InterruptNumber &amp;amp; 0x0000001F));&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; return 0;&lt;/P&gt;&lt;P&gt;&amp;nbsp; }&lt;/P&gt;&lt;P&gt;&amp;nbsp; return 2;&lt;/P&gt;&lt;P&gt; }&lt;/P&gt;&lt;P&gt; return 1;&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;#define CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ISER(Index) (CORTEX_M4_PERIPHERALS_POINTER-&amp;gt;NVIC_ISER[Index])&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;#define CORTEX_M4_PERIPHERAL_REGISTER_NVIC_ICER(Index) (CORTEX_M4_PERIPHERALS_POINTER-&amp;gt;NVIC_ICER[Index])&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&lt;BR /&gt;&lt;/EM&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 21 Nov 2014 00:21:13 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355533#M17722</guid>
      <dc:creator>stephanoschoi</dc:creator>
      <dc:date>2014-11-21T00:21:13Z</dc:date>
    </item>
    <item>
      <title>Re: K70 Ethernet inperrupt</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355534#M17723</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Stephanos,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;is it necessary for you to use the Ethernet module in a bareboard project? Have you thought on using a stack? This is most common as it provides many services. May I ask what is your application? We provide RTCS (Real Time Communications Suite) in MQX, this stack provides TCP/IP support and many other protocols, this could be useful for you. You can take a look in &lt;A href="https://community.nxp.com/www.freescale.com/mqx" target="test_blank"&gt;www.freescale.com/mqx&lt;/A&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards,&lt;/P&gt;&lt;P&gt;Carlos&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 28 Nov 2014 01:49:56 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K70-Ethernet-inperrupt/m-p/355534#M17723</guid>
      <dc:creator>Carlos_Musich</dc:creator>
      <dc:date>2014-11-28T01:49:56Z</dc:date>
    </item>
  </channel>
</rss>

