<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>Kinetis MicrocontrollersのトピックRe: K60 FlexBus 16-bit data, 10-bit address to CPLD</title>
    <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323766#M14780</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Hui_Ma,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks a lot.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Abby&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Wed, 30 Jul 2014 12:52:57 GMT</pubDate>
    <dc:creator>abby</dc:creator>
    <dc:date>2014-07-30T12:52:57Z</dc:date>
    <item>
      <title>K60 FlexBus 16-bit data, 10-bit address to CPLD</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323764#M14778</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi,&lt;/P&gt;&lt;P&gt;I use K60 FlexBus to read/write CPLD in 16-bit data and 10-bit address mode.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;HW setting:&lt;/P&gt;&lt;P&gt;//FlexBus&lt;/P&gt;&lt;P&gt; //Address&lt;/P&gt;&lt;P&gt; PORTB_PCR20 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[31] - FB_XA15&lt;/P&gt;&lt;P&gt; PORTB_PCR21 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[30] - FB_XA14&lt;/P&gt;&lt;P&gt; PORTB_PCR22 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[29] - FB_XA13&lt;/P&gt;&lt;P&gt; PORTB_PCR23 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[28] - FB_XA12&lt;/P&gt;&lt;P&gt; PORTC_PCR12 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[27] - FB_XA11&lt;/P&gt;&lt;P&gt; PORTC_PCR13 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[26] - FB_XA10&lt;/P&gt;&lt;P&gt; PORTC_PCR14 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[25] - FB_XA9&lt;/P&gt;&lt;P&gt; PORTC_PCR15 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[24] - FB_XA8&lt;/P&gt;&lt;P&gt; PORTB_PCR6&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[23] - FB_XA7&lt;/P&gt;&lt;P&gt; PORTB_PCR7&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[22] - FB_XA6&lt;/P&gt;&lt;P&gt; PORTB_PCR8&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[21] - FB_XA5&lt;/P&gt;&lt;P&gt; PORTB_PCR9&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[20] - FB_XA4&lt;/P&gt;&lt;P&gt; PORTB_PCR10 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[19] - FB_XA3&lt;/P&gt;&lt;P&gt; PORTB_PCR11 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[18] - FB_XA2&lt;/P&gt;&lt;P&gt; PORTB_PCR16 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[17] - FB_XA1&lt;/P&gt;&lt;P&gt; PORTB_PCR17 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[16] - FB_XA0&lt;/P&gt;&lt;P&gt; //Data&lt;/P&gt;&lt;P&gt; PORTB_PCR18 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[15] - FB_XD15&lt;/P&gt;&lt;P&gt; PORTC_PCR0&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[14] - FB_XD14&lt;/P&gt;&lt;P&gt; PORTC_PCR1&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[13] - FB_XD13&lt;/P&gt;&lt;P&gt; PORTC_PCR2&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[12] - FB_XD12&lt;/P&gt;&lt;P&gt; PORTC_PCR4&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[11] - FB_XD11&lt;/P&gt;&lt;P&gt; PORTC_PCR5&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[10] - FB_XD10&lt;/P&gt;&lt;P&gt; PORTC_PCR6&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[9]&amp;nbsp; - FB_XD9&lt;/P&gt;&lt;P&gt; PORTC_PCR7&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[8]&amp;nbsp; - FB_XD8&lt;/P&gt;&lt;P&gt; PORTC_PCR8&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[7]&amp;nbsp; - FB_XD7&lt;/P&gt;&lt;P&gt; PORTC_PCR9&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[6]&amp;nbsp; - FB_XD6&lt;/P&gt;&lt;P&gt; PORTC_PCR10 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[5]&amp;nbsp; - FB_XD5&lt;/P&gt;&lt;P&gt; PORTD_PCR2&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[4]&amp;nbsp; - FB_XD4&lt;/P&gt;&lt;P&gt; PORTD_PCR3&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[3]&amp;nbsp; - FB_XD3&lt;/P&gt;&lt;P&gt; PORTD_PCR4&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[2]&amp;nbsp; - FB_XD2&lt;/P&gt;&lt;P&gt; PORTD_PCR5&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[1]&amp;nbsp; - FB_XD1&lt;/P&gt;&lt;P&gt; PORTD_PCR6&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //&amp;nbsp; fb_ad[0]&amp;nbsp; - FB_XD0&lt;/P&gt;&lt;P&gt; //Control signals&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTB_PCR19 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; // fb_oe_b&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTC_PCR11 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; // fb_rw_b&amp;nbsp; &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTD_PCR1&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; // fb_cs0_b&amp;nbsp; to CPLD&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTC_PCR18 = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp; // fb_cs2/b &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTD_PCR0&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; // fb_ale &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; PORTC_PCR3&amp;nbsp; = PORT_PCR_MUX(5);&amp;nbsp;&amp;nbsp;&amp;nbsp; // CLKOUT &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;FlexBus initial code:&lt;/P&gt;&lt;P&gt;#define CPLD_ADDR&amp;nbsp;&amp;nbsp; (*(vuint16*)(0xA0000000))&lt;/P&gt;&lt;P&gt; FB_CSAR0 = (uint32)&amp;amp;CPLD_ADDR;&lt;/P&gt;&lt;P&gt; FB_CSMR0&amp;nbsp; =&amp;nbsp;&amp;nbsp; FB_CSMR_BAM(7)&amp;nbsp; //Set base address mask for address space&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | FB_CSMR_V_MASK ;&amp;nbsp;&amp;nbsp; //Enable CS signa&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt; FB_CSCR0&amp;nbsp; =&amp;nbsp;&amp;nbsp; FB_CSCR_PS(2)&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; // 16-bit port &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | FB_CSCR_AA_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp; // auto-acknowledge&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | FB_CSCR_ASET(0x1)&amp;nbsp; // assert chip select on second clock edge after address is asserted&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | FB_CSCR_WS(0x1)&amp;nbsp;&amp;nbsp;&amp;nbsp; // 1 wait state - may need a wait state depending on the bus speed &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; | FB_CSCR_BLS_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Write to CPLD:&lt;/P&gt;&lt;P&gt;uint16 CPLDdata = 0x1234;&lt;/P&gt;&lt;P&gt; *(vuint16*)(&amp;amp;CPLD_ADDR) = CPLDdata;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Q1:&lt;/P&gt;&lt;P&gt;If I want to write the next 16-bit data to the next address, the CPLD_ADDR will plus 2 or 1?&lt;BR /&gt;For example: 1st address is 0xA0000000, 2nd address will be 0xA0020000 or 0xA0010000?&lt;/P&gt;&lt;P&gt;If plus 2, this means&amp;nbsp; one addree = 8-bit data?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Q2:&lt;/P&gt;&lt;P&gt;In HW connection,(16-bit data mode) &lt;/P&gt;&lt;P&gt;Which connection is right?&lt;/P&gt;&lt;P&gt;1. FB_XA[0-9] &amp;lt;-&amp;gt; CPLD's address[0-9]&lt;/P&gt;&lt;P&gt;2. FB_XA[1-10]&amp;lt;-&amp;gt; CPLD's address[0-9]&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thank you.&lt;/P&gt;&lt;P&gt;Abby&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 23 Jul 2014 06:23:33 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323764#M14778</guid>
      <dc:creator>abby</dc:creator>
      <dc:date>2014-07-23T06:23:33Z</dc:date>
    </item>
    <item>
      <title>Re: K60 FlexBus 16-bit data, 10-bit address to CPLD</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323765#M14779</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Abby,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I find you are using FB_AD[31:16] connects with CPLD address lines, which should use FB_A16 &amp;amp; FB_AD[15:1] connects with CPLD address lines(DATA port size is 16-bit).&lt;/P&gt;&lt;P&gt;K60 Flexbus provides extended address line, such as FB_A16, FB_A17 and etc.&lt;/P&gt;&lt;P&gt;So, customer can use FB_AD[31:16] connects with CPLD data lines.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;1&amp;gt; CPLD_ADDR will plus 2 (16-bit data port size).&lt;/P&gt;&lt;P&gt;1st address is 0xA0000000, 2nd address will be 0xA0000002.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;2&amp;gt; Please refer my above comments.&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;BR /&gt;Wish it helps.&lt;BR /&gt;best regards &lt;BR /&gt;Ma Hui&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 30 Jul 2014 03:43:59 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323765#M14779</guid>
      <dc:creator>Hui_Ma</dc:creator>
      <dc:date>2014-07-30T03:43:59Z</dc:date>
    </item>
    <item>
      <title>Re: K60 FlexBus 16-bit data, 10-bit address to CPLD</title>
      <link>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323766#M14780</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Hui_Ma,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks a lot.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Abby&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 30 Jul 2014 12:52:57 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Kinetis-Microcontrollers/K60-FlexBus-16-bit-data-10-bit-address-to-CPLD/m-p/323766#M14780</guid>
      <dc:creator>abby</dc:creator>
      <dc:date>2014-07-30T12:52:57Z</dc:date>
    </item>
  </channel>
</rss>

