<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic i.MX6DL: Max IPU Clock in i.MX Processors</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/i-MX6DL-Max-IPU-Clock/m-p/509018#M82889</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Champs,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;In LTIB verson of u-boot, ipu1_clk is set 260MHz in default.&lt;/P&gt;&lt;P&gt;However in the Yocto u-boot, it is defined as 198MHz.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;#ifdef CONFIG_MX6DL&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt; &lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;#define CONFIG_IPUV3_CLK 198000000&lt;/P&gt;&lt;P&gt;#else&lt;/P&gt;&lt;P&gt;#define CONFIG_IPUV3_CLK 264000000&lt;/P&gt;&lt;P&gt;#endif&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Is this because ipu_clk was turned out actually limited to 198MHz in MX6DL?&lt;/P&gt;&lt;P&gt;Or just because a result of clock tree changes in Yocto u-boot?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;BR,&lt;/P&gt;&lt;P&gt;N.S.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Mon, 09 May 2016 08:50:17 GMT</pubDate>
    <dc:creator>norishinozaki</dc:creator>
    <dc:date>2016-05-09T08:50:17Z</dc:date>
    <item>
      <title>i.MX6DL: Max IPU Clock</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX6DL-Max-IPU-Clock/m-p/509018#M82889</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Champs,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;In LTIB verson of u-boot, ipu1_clk is set 260MHz in default.&lt;/P&gt;&lt;P&gt;However in the Yocto u-boot, it is defined as 198MHz.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;#ifdef CONFIG_MX6DL&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt; &lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;#define CONFIG_IPUV3_CLK 198000000&lt;/P&gt;&lt;P&gt;#else&lt;/P&gt;&lt;P&gt;#define CONFIG_IPUV3_CLK 264000000&lt;/P&gt;&lt;P&gt;#endif&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Is this because ipu_clk was turned out actually limited to 198MHz in MX6DL?&lt;/P&gt;&lt;P&gt;Or just because a result of clock tree changes in Yocto u-boot?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;BR,&lt;/P&gt;&lt;P&gt;N.S.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 09 May 2016 08:50:17 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX6DL-Max-IPU-Clock/m-p/509018#M82889</guid>
      <dc:creator>norishinozaki</dc:creator>
      <dc:date>2016-05-09T08:50:17Z</dc:date>
    </item>
    <item>
      <title>Re: i.MX6DL: Max IPU Clock</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX6DL-Max-IPU-Clock/m-p/509019#M82890</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Nori&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;you are right: this seems as result of clock tree changes,&lt;/P&gt;&lt;P&gt;max. frequency is described in Table 18-4. System Clock Frequency Values&lt;/P&gt;&lt;P&gt;i.MX6SDL Reference Manual &lt;/P&gt;&lt;P&gt;&lt;A class="jive-link-external-small" href="https://community.freescale.com/external-link.jspa?url=http%3A%2F%2Fcache.freescale.com%2Ffiles%2F32bit%2Fdoc%2Fref_manual%2FIMX6SDLRM.pdf" rel="nofollow" target="_blank"&gt;http://cache.freescale.com/files/32bit/doc/ref_manual/IMX6SDLRM.pdf&lt;/A&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;P&gt;igor&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;P&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 09 May 2016 09:46:31 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX6DL-Max-IPU-Clock/m-p/509019#M82890</guid>
      <dc:creator>igorpadykov</dc:creator>
      <dc:date>2016-05-09T09:46:31Z</dc:date>
    </item>
  </channel>
</rss>

