<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Re: IMX6's  PCIe  errors after link! in i.MX Processors</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483390#M77090</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN style="color: #51626f; background-color: #ffffff;"&gt;Hi SUNNY&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class="" dir="ltr"&gt;&lt;P class=""&gt;&lt;SPAN&gt;We have a similarly&amp;nbsp;problem!&lt;/SPAN&gt;&lt;/P&gt;&lt;P class=""&gt;&lt;SPAN&gt;Did you resolve it finally?&lt;/SPAN&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Tue, 22 Nov 2016 01:17:23 GMT</pubDate>
    <dc:creator>袁增兴</dc:creator>
    <dc:date>2016-11-22T01:17:23Z</dc:date>
    <item>
      <title>IMX6's  PCIe  errors after link!</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483388#M77088</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;I am trying to connect Imx6 and Com-express module(the core is intel i7 5th).Imx6 is working in EP mode.From the log,I know the linkup is established,however,no pcie node can be found with command "lspci".&lt;/P&gt;&lt;P&gt;.............&lt;/P&gt;&lt;P&gt;&lt;EM&gt;cpaddr = ea880000 suspend_iram_base=ea8e8000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PM driver module loaded&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;iMX6 PCIe PCIe EP mode imx_pcie_pltfm_probe entering.&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;dbi_base maped addr is 1ffc000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIE: imx_pcie_pltfm_probe start link up.&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: waiting for link up...zxsm version 1.0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: link up.&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;.............&lt;/P&gt;&lt;P&gt;Before linkup,some &lt;SPAN style="font-family: HelveticaLTStd-Bold; font-size: 10pt; color: #000000; font-style: normal;"&gt;PCIe CTRL EP Mode Memory Registers are printed as follow:&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PLC_REG 0x10120&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: GPR1 0x48610005&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: GPR4 0xf00000cf&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: GPR8 0xfffd4000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: GPR12 0x0f000490&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PLC_REG 0x10120&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_DeviceID 0xabcd16c3&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_Command 0x100000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_BIST 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_BAR0 0xc&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_ILR 0x1ff&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_AER 0x14010001&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UESR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UEMR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UESevR 0x62030&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_CESR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_CEMR 0x2000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_ACCR 0xa0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_HLR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCECHR 0x10002&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCR1 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCR2 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCSR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRCR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRConR 0x800000ff&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRSR 0x20000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;After linkup,these &lt;SPAN style="font-family: HelveticaLTStd-Bold; font-size: 10pt; color: #000000; font-style: normal;"&gt;Registers are &lt;SPAN style="font-family: HelveticaLTStd-Bold; font-size: 10pt; color: #000000; font-style: normal;"&gt;printed as follow:&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_DeviceID 0xabcd16c3&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_Command 0x100000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_BIST 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_BAR0 0xc&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_ILR 0x1ff&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_AER 0x14010001&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UESR 0x2000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UEMR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_UESevR 0x62030&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_CESR 0x81&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_CEMR 0x2000&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_ACCR 0xad&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_HLR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCECHR 0x10002&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCR1 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCR2 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_PVCCSR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRCR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRConR 0x800000ff&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;PCIe EP: PCIE_EP_VCRSR 0x0&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;according to these values,several errors are found as:&lt;/P&gt;&lt;P&gt;&lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; color: #e23d39; font-style: normal;"&gt;1 &lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; font-style: normal;"&gt;Flow_Control_&lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; font-style: normal;"&gt;Protocol_Error_&lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; font-style: normal;"&gt;Status bit in &lt;SPAN style="font-family: HelveticaLTStd-Bold; font-size: 10pt; font-style: normal;"&gt;Register &lt;/SPAN&gt;&lt;SPAN style="font-family: HelveticaLTStd-Bold; font-style: normal;"&gt;&lt;EM&gt;PCIE_EP_UESR&lt;/EM&gt; is changed to 1.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN style="color: #000000; font-size: 9pt; font-family: HelveticaLTStd-Bold; font-style: normal;"&gt;&lt;SPAN style="color: #e23d39;"&gt;2 &lt;/SPAN&gt;&lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; color: #000000; font-style: normal;"&gt;&lt;SPAN style="color: #e23d39;"&gt;Bad_DLLP_&lt;/SPAN&gt;&lt;SPAN style="font-family: HelveticaLTStd-Roman; font-size: 9pt; color: #000000; font-style: normal;"&gt;&lt;SPAN style="color: #e23d39;"&gt;Status bit in &lt;/SPAN&gt;&lt;SPAN style="color: #000000; font-size: 9pt; font-family: HelveticaLTStd-Roman; font-style: normal;"&gt;&lt;SPAN style="color: #e23d39;"&gt;&lt;SPAN style="font-family: HelveticaLTStd-Bold; font-size: 10pt; font-style: normal;"&gt;Register &lt;/SPAN&gt;&lt;EM style=": ; font-family: HelveticaLTStd-Bold;"&gt;PCIE_EP_CESR &lt;/EM&gt;&lt;SPAN style="font-family: HelveticaLTStd-Bold;"&gt;is &lt;SPAN style="font-size: 9pt; font-family: HelveticaLTStd-Bold; font-style: normal;"&gt;changed to 1.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;EM style=": ; color: #000000; font-family: HelveticaLTStd-Bold;"&gt; &lt;/EM&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;what are the &lt;SPAN class="Apple-converted-space"&gt; &lt;/SPAN&gt;&lt;LABEL&gt;probable reasons for these errors? &lt;/LABEL&gt;&lt;/P&gt;&lt;P&gt;Thank you!&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 27 Apr 2016 16:29:31 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483388#M77088</guid>
      <dc:creator>sunnyvan</dc:creator>
      <dc:date>2016-04-27T16:29:31Z</dc:date>
    </item>
    <item>
      <title>Re: IMX6's  PCIe  errors after link!</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483389#M77089</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi SUNNY&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;for connection i.MX6 PCIe with PC suggest to check discussions&lt;/P&gt;&lt;P&gt;on below link (posts from key two)&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/docs/DOC-95014"&gt;i.MX6Q PCIe EP/RC Validation System&lt;/A&gt; &lt;/P&gt;&lt;P&gt;these errors seem as protocol errors, however they also can be&lt;/P&gt;&lt;P&gt;caused by poor link. Just for test it may be recommended to use&lt;/P&gt;&lt;P&gt;100MHz reference clock from PC:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;set the CLK1 to be input, leave the PLL_ENET in bypass when it is configured; set source to CLK1,&lt;/P&gt;&lt;P&gt;override PCIe PHY multipliers to use a 100MHz reference.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;P&gt;igor&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;P&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 28 Apr 2016 02:23:31 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483389#M77089</guid>
      <dc:creator>igorpadykov</dc:creator>
      <dc:date>2016-04-28T02:23:31Z</dc:date>
    </item>
    <item>
      <title>Re: IMX6's  PCIe  errors after link!</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483390#M77090</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN style="color: #51626f; background-color: #ffffff;"&gt;Hi SUNNY&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class=""&gt;&lt;DIV class="" dir="ltr"&gt;&lt;P class=""&gt;&lt;SPAN&gt;We have a similarly&amp;nbsp;problem!&lt;/SPAN&gt;&lt;/P&gt;&lt;P class=""&gt;&lt;SPAN&gt;Did you resolve it finally?&lt;/SPAN&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Tue, 22 Nov 2016 01:17:23 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483390#M77090</guid>
      <dc:creator>袁增兴</dc:creator>
      <dc:date>2016-11-22T01:17:23Z</dc:date>
    </item>
    <item>
      <title>Re: IMX6's  PCIe  errors after link!</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483391#M77091</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;not yet..&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 03 Apr 2017 05:17:55 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/IMX6-s-PCIe-errors-after-link/m-p/483391#M77091</guid>
      <dc:creator>sunnyvan</dc:creator>
      <dc:date>2017-04-03T05:17:55Z</dc:date>
    </item>
  </channel>
</rss>

