<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>i.MX Processors中的主题 Re: lcdif_pix_clk_enable</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344873#M47583</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN&gt;1&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;We were able to resolve the issue by returning to using IPU1 instead.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Fri, 03 Oct 2014 19:21:06 GMT</pubDate>
    <dc:creator>shefft</dc:creator>
    <dc:date>2014-10-03T19:21:06Z</dc:date>
    <item>
      <title>lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344868#M47578</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;In my u-boot code&amp;nbsp; working on LCD . lcdif_pix_clk is not running .&lt;/P&gt;&lt;P&gt;these are clock controlling registers.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Anything&amp;nbsp; am i missing in clock configuration&amp;nbsp; ?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE jive-data-cell="{&amp;quot;color&amp;quot;:&amp;quot;#575757&amp;quot;,&amp;quot;textAlign&amp;quot;:&amp;quot;left&amp;quot;,&amp;quot;padding&amp;quot;:&amp;quot;NaN&amp;quot;,&amp;quot;backgroundColor&amp;quot;:&amp;quot;transparent&amp;quot;,&amp;quot;fontFamily&amp;quot;:&amp;quot;arial,helvetica,sans-serif&amp;quot;,&amp;quot;verticalAlign&amp;quot;:&amp;quot;baseline&amp;quot;}" jive-data-header="{&amp;quot;color&amp;quot;:&amp;quot;#FFFFFF&amp;quot;,&amp;quot;backgroundColor&amp;quot;:&amp;quot;#6690BC&amp;quot;,&amp;quot;textAlign&amp;quot;:&amp;quot;center&amp;quot;,&amp;quot;padding&amp;quot;:&amp;quot;2&amp;quot;}"&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;/* LCDIF AXI clk from PFD_400M, set to 396/2 = 198MHz */&lt;/TD&gt;&lt;TD&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg = readl(CCM_BASE_ADDR + CLKCTL_CSCDR3);&lt;/TD&gt;&lt;TD&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg &amp;amp;= ~0x7C000;&lt;/TD&gt;&lt;TD&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg |= (0x1 &amp;lt;&amp;lt; 16) | (1 &amp;lt;&amp;lt; 14);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;//reg = 0x00014000&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;writel(reg, CCM_BASE_ADDR + CLKCTL_CSCDR3);&lt;/TD&gt;&lt;TD&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;/* LCDIF AXI clk enable */&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg = readl(CCM_BASE_ADDR + CLKCTL_CCGR3);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg |= 0x00C0;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;writel(reg, CCM_BASE_ADDR + CLKCTL_CCGR3);&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;/* LCDIF PIX clk from PFD_540M, set to 540/4/5 = 27MHz */&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg = readl(CCM_BASE_ADDR + CLKCTL_CSCDR2);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg &amp;amp;= ~0x0FFF;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg |= (0x5 &amp;lt;&amp;lt; 6) | (1 &amp;lt;&amp;lt; 5);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;writel(reg, CCM_BASE_ADDR + CLKCTL_CSCDR2);&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;/* POST DIVIDET for lcdif pix clk */&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg = readl(CCM_BASE_ADDR + CLKCTL_CSCMR1);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg &amp;amp;= ~0x00700000;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg |= (0x5 &amp;lt;&amp;lt; 20);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;writel(reg, CCM_BASE_ADDR + CLKCTL_CSCMR1);&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;P&gt;&lt;/P&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;/* LCDIF PIX clk enable */&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg = readl(CCM_BASE_ADDR + CLKCTL_CCGR3);&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;reg |= 0x03C0;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/TD&gt;&lt;TD&gt;writel(reg, CCM_BASE_ADDR + CLKCTL_CCGR3);&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 06 Sep 2014 06:14:53 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344868#M47578</guid>
      <dc:creator>rajkumarmadhani</dc:creator>
      <dc:date>2014-09-06T06:14:53Z</dc:date>
    </item>
    <item>
      <title>Re: lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344869#M47579</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Rajkumar &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;also one needs to set correct iomux settings for clk pin and&lt;/P&gt;&lt;P&gt;initialize eLCDIF (perform SFTRST,CLKGATE), please check&lt;/P&gt;&lt;P&gt;sect.21.4.5 Initializing the eLCDIF, 21.5 Behavior During Reset,&lt;/P&gt;&lt;P&gt;&lt;A href="http://cache.freescale.com/files/32bit/doc/ref_manual/IMX6SLRM.pdf?fasp=1&amp;amp;WT_TYPE=Reference%20Manuals&amp;amp;WT_VENDOR=FREESCALE&amp;amp;WT_FILE_FORMAT=pdf&amp;amp;WT_ASSET=Documentation&amp;amp;fileExt=.pdf"&gt;IMX6SLRM&lt;/A&gt; ,&amp;nbsp; eLCDIF examples in &lt;A href="http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=i.MX6SL&amp;amp;fpsp=1&amp;amp;tab=Design_Tools_Tab"&gt;i.MX 6Series Platform SDK&lt;/A&gt; &lt;IMG alt="" class="jiveImage" src="http://www.freescale.com/files/graphic/SECURITYINFOIMAGE.gif" /&gt; &lt;/P&gt;&lt;P&gt;Bare-metal SDK.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;P&gt;chip&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;P&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 06 Sep 2014 12:42:24 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344869#M47579</guid>
      <dc:creator>igorpadykov</dc:creator>
      <dc:date>2014-09-06T12:42:24Z</dc:date>
    </item>
    <item>
      <title>Re: lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344870#M47580</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN&gt;2&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;Hi, a follow up question as I'm also trying to use the LCDIF.&amp;nbsp; The terminology is not consistent in the manual for the imx6 SDL.&amp;nbsp; There is some mention of the LCDIF (not the eLCDIF) but in conjunction with the PXP.&amp;nbsp; Are they one and same?&amp;nbsp; In other words, to generate the lcdif_clk do I need to set up the PXP registers?&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 03 Oct 2014 00:04:43 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344870#M47580</guid>
      <dc:creator>shefft</dc:creator>
      <dc:date>2014-10-03T00:04:43Z</dc:date>
    </item>
    <item>
      <title>Re: lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344871#M47581</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN&gt;2&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;To clarify, I'm using a Solo.&amp;nbsp; Do you have a dev guide that covers all the needed LCDIF settings?&amp;nbsp; The only relevant registers I can find are:&lt;/P&gt;&lt;P&gt;CSCDR2&lt;/P&gt;&lt;P&gt;CSCDR3&lt;/P&gt;&lt;P&gt;CCOSR?&lt;/P&gt;&lt;P&gt;CCGR3&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;pads:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DI0_DISP_CLK__LCDIF_CLK), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DI0_PIN15__LCDIF_ENABLE), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DI0_PIN2__LCDIF_HSYNC), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DI0_PIN3__LCDIF_VSYNC), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT0__LCDIF_DAT_0), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT1__LCDIF_DAT_1), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT2__LCDIF_DAT_2), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT3__LCDIF_DAT_3), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT4__LCDIF_DAT_4), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT5__LCDIF_DAT_5), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT6__LCDIF_DAT_6), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT7__LCDIF_DAT_7), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT8__LCDIF_DAT_8), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT9__LCDIF_DAT_9), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT10__LCDIF_DAT_10), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT11__LCDIF_DAT_11), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT12__LCDIF_DAT_12), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT13__LCDIF_DAT_13), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT14__LCDIF_DAT_14), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT15__LCDIF_DAT_15), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT16__LCDIF_DAT_16), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT17__LCDIF_DAT_17), DISP_PAD_CTRL),&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; NEW_PAD_CTRL(MX6PAD(DISP0_DAT18__LCDIF_DAT_18), DISP_PAD_CTRL),&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 03 Oct 2014 01:20:31 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344871#M47581</guid>
      <dc:creator>shefft</dc:creator>
      <dc:date>2014-10-03T01:20:31Z</dc:date>
    </item>
    <item>
      <title>Re: lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344872#M47582</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Tyler&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;yes LCDIF and eLCDIF is the same.&lt;/P&gt;&lt;P&gt;Regarding settings for eLCDIF I think&lt;/P&gt;&lt;P&gt; &lt;A class="jive-link-external-small" href="http://www.freescale.com/webapp/sps/site/prod_summary.jsp?code=i.MX6SL&amp;amp;fpsp=1&amp;amp;tab=Design_Tools_Tab"&gt;i.MX 6Series Platform SDK&lt;/A&gt; &lt;A href="http://www.freescale.com/files/graphic/SECURITYINFOIMAGE.gif"&gt;&lt;IMG alt="" class="jiveImage" src="http://www.freescale.com/files/graphic/SECURITYINFOIMAGE.gif" /&gt;&lt;/A&gt; is best option.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;P&gt;igor&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 03 Oct 2014 01:40:40 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344872#M47582</guid>
      <dc:creator>igorpadykov</dc:creator>
      <dc:date>2014-10-03T01:40:40Z</dc:date>
    </item>
    <item>
      <title>Re: lcdif_pix_clk_enable</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344873#M47583</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;&lt;SPAN&gt;1&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;We were able to resolve the issue by returning to using IPU1 instead.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 03 Oct 2014 19:21:06 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/lcdif-pix-clk-enable/m-p/344873#M47583</guid>
      <dc:creator>shefft</dc:creator>
      <dc:date>2014-10-03T19:21:06Z</dc:date>
    </item>
  </channel>
</rss>

