<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic i.MX 8M Plus DDR4 bit swapping in i.MX Processors</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/i-MX-8M-Plus-DDR4-bit-swapping/m-p/1453721#M190046</link>
    <description>&lt;P&gt;Hello,&lt;/P&gt;&lt;P&gt;We are trying to design a custom board based on the i.MX 8M Plus using DDR4. I would like to know if the following bit swap configuration is correct?&lt;/P&gt;&lt;P&gt;DDR4&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; i.MX8MP&lt;/P&gt;&lt;P&gt;DQ0 ----&amp;gt; DRAM_DQ08&lt;/P&gt;&lt;P&gt;DQ1 ----&amp;gt; DRAM_DQ09&lt;/P&gt;&lt;P&gt;DQ2 ----&amp;gt; DRAM_DQ10&lt;/P&gt;&lt;P&gt;DQ3 ----&amp;gt; DRAM_DQ13&lt;/P&gt;&lt;P&gt;DQ4 ----&amp;gt; DRAM_DQ15&lt;/P&gt;&lt;P&gt;DQ5 ----&amp;gt; DRAM_DQ12&lt;/P&gt;&lt;P&gt;DQ6 ----&amp;gt; DRAM_DQ14&lt;/P&gt;&lt;P&gt;DQ7 ----&amp;gt; DRAM_DQ11&lt;/P&gt;&lt;P&gt;DQ8 ----&amp;gt; DRAM_DQ01&lt;/P&gt;&lt;P&gt;DQ9 ----&amp;gt; DRAM_DQ02&lt;/P&gt;&lt;P&gt;DQ10 ----&amp;gt; DRAM_DQ07&lt;/P&gt;&lt;P&gt;DQ11 ----&amp;gt; DRAM_DQ04&lt;/P&gt;&lt;P&gt;DQ12 ----&amp;gt; DRAM_DQ00&lt;/P&gt;&lt;P&gt;DQ13 ----&amp;gt; DRAM_DQ03&lt;/P&gt;&lt;P&gt;DQ14 ----&amp;gt; DRAM_DQ06&lt;/P&gt;&lt;P&gt;DQ15 ----&amp;gt; DRAM_DQ05&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;My second question is if this configuration is correct, how should I perform the initialization process as there is no dedicated tab for this purpose on&amp;nbsp;MX8M_Plus_DDR4_RPA_v5?&lt;/P&gt;&lt;P&gt;Thank you&lt;/P&gt;</description>
    <pubDate>Thu, 05 May 2022 18:19:41 GMT</pubDate>
    <dc:creator>faridmousavi</dc:creator>
    <dc:date>2022-05-05T18:19:41Z</dc:date>
    <item>
      <title>i.MX 8M Plus DDR4 bit swapping</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX-8M-Plus-DDR4-bit-swapping/m-p/1453721#M190046</link>
      <description>&lt;P&gt;Hello,&lt;/P&gt;&lt;P&gt;We are trying to design a custom board based on the i.MX 8M Plus using DDR4. I would like to know if the following bit swap configuration is correct?&lt;/P&gt;&lt;P&gt;DDR4&amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; &amp;nbsp; i.MX8MP&lt;/P&gt;&lt;P&gt;DQ0 ----&amp;gt; DRAM_DQ08&lt;/P&gt;&lt;P&gt;DQ1 ----&amp;gt; DRAM_DQ09&lt;/P&gt;&lt;P&gt;DQ2 ----&amp;gt; DRAM_DQ10&lt;/P&gt;&lt;P&gt;DQ3 ----&amp;gt; DRAM_DQ13&lt;/P&gt;&lt;P&gt;DQ4 ----&amp;gt; DRAM_DQ15&lt;/P&gt;&lt;P&gt;DQ5 ----&amp;gt; DRAM_DQ12&lt;/P&gt;&lt;P&gt;DQ6 ----&amp;gt; DRAM_DQ14&lt;/P&gt;&lt;P&gt;DQ7 ----&amp;gt; DRAM_DQ11&lt;/P&gt;&lt;P&gt;DQ8 ----&amp;gt; DRAM_DQ01&lt;/P&gt;&lt;P&gt;DQ9 ----&amp;gt; DRAM_DQ02&lt;/P&gt;&lt;P&gt;DQ10 ----&amp;gt; DRAM_DQ07&lt;/P&gt;&lt;P&gt;DQ11 ----&amp;gt; DRAM_DQ04&lt;/P&gt;&lt;P&gt;DQ12 ----&amp;gt; DRAM_DQ00&lt;/P&gt;&lt;P&gt;DQ13 ----&amp;gt; DRAM_DQ03&lt;/P&gt;&lt;P&gt;DQ14 ----&amp;gt; DRAM_DQ06&lt;/P&gt;&lt;P&gt;DQ15 ----&amp;gt; DRAM_DQ05&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;My second question is if this configuration is correct, how should I perform the initialization process as there is no dedicated tab for this purpose on&amp;nbsp;MX8M_Plus_DDR4_RPA_v5?&lt;/P&gt;&lt;P&gt;Thank you&lt;/P&gt;</description>
      <pubDate>Thu, 05 May 2022 18:19:41 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX-8M-Plus-DDR4-bit-swapping/m-p/1453721#M190046</guid>
      <dc:creator>faridmousavi</dc:creator>
      <dc:date>2022-05-05T18:19:41Z</dc:date>
    </item>
    <item>
      <title>Re: i.MX 8M Plus DDR4 bit swapping</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX-8M-Plus-DDR4-bit-swapping/m-p/1454084#M190065</link>
      <description>&lt;P&gt;Yes, your connections are OK, for the ddr configuration you can see the &lt;A href="https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/i-MX-8MPlus-m865S-DDR-Register-Programming-Aids-RPA/ta-p/1235352" target="_blank"&gt;https://community.nxp.com/t5/i-MX-Processors-Knowledge-Base/i-MX-8MPlus-m865S-DDR-Register-Programming-Aids-RPA/ta-p/1235352&lt;/A&gt;&lt;/P&gt;</description>
      <pubDate>Fri, 06 May 2022 08:50:33 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX-8M-Plus-DDR4-bit-swapping/m-p/1454084#M190065</guid>
      <dc:creator>Rita_Wang</dc:creator>
      <dc:date>2022-05-06T08:50:33Z</dc:date>
    </item>
  </channel>
</rss>

