<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>i.MX ProcessorsのトピックRe: i.MX8M Quad :  MIPI-CSI phy clock</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/i-MX8M-Quad-MIPI-CSI-phy-clock/m-p/828701#M127367</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi DONGOH&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;the current CSI core clock is from SYS1_PLL_266M, code is in linux-imx\drivers\clk\imx\clk-imx8mq.c&lt;/P&gt;&lt;P&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_CORE_SRC], clks[IMX8MQ_SYS1_PLL_266M]);&lt;BR /&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_PHY_REF_SRC], clks[IMX8MQ_SYS2_PLL_1000M]);&lt;BR /&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_ESC_SRC], clks[IMX8MQ_SYS1_PLL_800M]);&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Supported clock source can also be found from the same file:&lt;/P&gt;&lt;P&gt;static const char *imx8mq_csi1_core_sels[] = {"osc_25m", "sys1_pll_266m", "sys2_pll_250m", "sys1_pll_800m",&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; "sys2_pll_1000m", "sys3_pll2_out", "audio_pll2_out", "video_pll1_out", };&lt;/P&gt;&lt;P&gt;The clock tree can be checked with command:&lt;/P&gt;&lt;P&gt;$ cat /sys/kernel/debug/clock/clk_summary&lt;/P&gt;&lt;P&gt;Some examples of clock settings:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;assigned-clocks = &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_CORE_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_PHY_REF_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_ESC_DIV&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp;assigned-clock-rates = &amp;lt;266000000&amp;gt;, &amp;lt;100000000&amp;gt;, &amp;lt;66000000&amp;gt;;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;or&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;assigned-clocks = &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_CORE_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_PHY_REF_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_ESC_DIV&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp;assigned-clock-rates = &amp;lt;266000000&amp;gt;, &amp;lt;125000000&amp;gt;, &amp;lt;66000000&amp;gt;;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;BR /&gt;igor&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Mon, 08 Oct 2018 02:20:43 GMT</pubDate>
    <dc:creator>igorpadykov</dc:creator>
    <dc:date>2018-10-08T02:20:43Z</dc:date>
    <item>
      <title>i.MX8M Quad :  MIPI-CSI phy clock</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX8M-Quad-MIPI-CSI-phy-clock/m-p/828700#M127366</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I have a question for setting up the MIPI-CSI2 on i.MX8MQ-EVK.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;How to set the MIPI-CSI phy clock on i.MX8MQ-EVK?&lt;/P&gt;&lt;P&gt;&amp;nbsp;Setting this clock to custom seems possible on i.MX8QM or QXP.&lt;/P&gt;&lt;P&gt;&amp;nbsp;Then, can I set this clock to custom on i.MX8MQ?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 05 Oct 2018 00:45:33 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX8M-Quad-MIPI-CSI-phy-clock/m-p/828700#M127366</guid>
      <dc:creator>dokim</dc:creator>
      <dc:date>2018-10-05T00:45:33Z</dc:date>
    </item>
    <item>
      <title>Re: i.MX8M Quad :  MIPI-CSI phy clock</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/i-MX8M-Quad-MIPI-CSI-phy-clock/m-p/828701#M127367</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi DONGOH&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;the current CSI core clock is from SYS1_PLL_266M, code is in linux-imx\drivers\clk\imx\clk-imx8mq.c&lt;/P&gt;&lt;P&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_CORE_SRC], clks[IMX8MQ_SYS1_PLL_266M]);&lt;BR /&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_PHY_REF_SRC], clks[IMX8MQ_SYS2_PLL_1000M]);&lt;BR /&gt;&amp;nbsp;clk_set_parent(clks[IMX8MQ_CLK_CSI1_ESC_SRC], clks[IMX8MQ_SYS1_PLL_800M]);&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Supported clock source can also be found from the same file:&lt;/P&gt;&lt;P&gt;static const char *imx8mq_csi1_core_sels[] = {"osc_25m", "sys1_pll_266m", "sys2_pll_250m", "sys1_pll_800m",&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; "sys2_pll_1000m", "sys3_pll2_out", "audio_pll2_out", "video_pll1_out", };&lt;/P&gt;&lt;P&gt;The clock tree can be checked with command:&lt;/P&gt;&lt;P&gt;$ cat /sys/kernel/debug/clock/clk_summary&lt;/P&gt;&lt;P&gt;Some examples of clock settings:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;assigned-clocks = &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_CORE_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_PHY_REF_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_ESC_DIV&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp;assigned-clock-rates = &amp;lt;266000000&amp;gt;, &amp;lt;100000000&amp;gt;, &amp;lt;66000000&amp;gt;;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;or&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;assigned-clocks = &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_CORE_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_PHY_REF_DIV&amp;gt;,&lt;BR /&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;lt;&amp;amp;clk IMX8MQ_CLK_CSI1_ESC_DIV&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp;assigned-clock-rates = &amp;lt;266000000&amp;gt;, &amp;lt;125000000&amp;gt;, &amp;lt;66000000&amp;gt;;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Best regards&lt;BR /&gt;igor&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 08 Oct 2018 02:20:43 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/i-MX8M-Quad-MIPI-CSI-phy-clock/m-p/828701#M127367</guid>
      <dc:creator>igorpadykov</dc:creator>
      <dc:date>2018-10-08T02:20:43Z</dc:date>
    </item>
  </channel>
</rss>

