<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Re: enabling uart for MCIMX6DLAICPU2 in i.MX Processors</title>
    <link>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686380#M106226</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi ,&lt;/P&gt;&lt;P&gt;Thanks for that Joan Xie.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;we added&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;pinctrl_uart2: uart2grp {&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fsl,pins = &amp;lt;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_GPIO_7__UART2_TX_DATA&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_GPIO_8__UART2_RX_DATA&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_SD4_DAT5__UART2_RTS_B&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_SD4_DAT6__UART2_CTS_B&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;nbsp;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;gt;;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; };&lt;/P&gt;&lt;P&gt;in imx6qdl-sabreauto.dtsi file for enabling uart.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Also we added:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class=""&gt;&lt;DIV class="" style="font-family: 'wf_segoe-ui_normal','Segoe UI','Segoe WP',Tahoma,Arial,sans-serif,serif,'EmojiFont';"&gt;&lt;DIV class=""&gt;&lt;DIV&gt;&lt;DIV dir="ltr"&gt;&lt;DIV dir="ltr" style="font-size: 12pt; color: #000000; font-family: Calibri,Helvetica,sans-serif,serif,'EmojiFont';"&gt;&lt;DIV&gt;&amp;amp;uart2 {&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pinctrl-names = "default";&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pinctrl-0 = &amp;lt;&amp;amp;pinctrl_uart2&amp;gt;;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; status = "okay";&lt;BR /&gt; };&lt;/DIV&gt;&lt;P&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;DIV class=""&gt;in the same file .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;we are able to get /dev/ttymxc1 when we boot up the board but we are unable to communicate with hardware.&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;In your link I came to know that Tx and Rx pins are changed for Uart1 and Uart4, but I am afraid since in my case /dev/ttymxc3 and /dev/ttymxc2&lt;/DIV&gt;&lt;DIV class=""&gt;is shown ie, UART3 and UART4 are enabled.&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;while trying for /dev/ttymxc1 ie : UART2 I am not sure what to do since it is not functional at this moment .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Also in the baseboard&amp;nbsp; , the UART2 is given for port&amp;nbsp; SirruisXm module ( satelite radio ).&lt;/DIV&gt;&lt;DIV class=""&gt;Please let me know about the connections to this port.&lt;/DIV&gt;&lt;DIV class=""&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV class=""&gt;we are using MCIMXABASEV1 ( baseboard ) . You can get the details from:&lt;/DIV&gt;&lt;DIV class=""&gt;&lt;A class="link-titled" href="http://www.nxp.com/search?client=nxp_search_all_results&amp;amp;site=nxp_en&amp;amp;proxystylesheet=nxp_search_style_fe&amp;amp;sort=date%3AD%3AL%3Ad1&amp;amp;oe=UTF-8&amp;amp;ie=UTF-8&amp;amp;ud=1&amp;amp;output=xml_no_dtd&amp;amp;exclude_apps=1&amp;amp;callback=ss_show&amp;amp;lang_cd=en&amp;amp;filter=0&amp;amp;getfields=*&amp;amp;baseUrl=%2F%2Fwww.nxp.com%2Fwebapp&amp;amp;SEARCH_OPERATOR=Contains&amp;amp;attempt=-1&amp;amp;rc=1&amp;amp;hl=en&amp;amp;dnavs=&amp;amp;q=MCIMXABASEV1" title="http://www.nxp.com/search?client=nxp_search_all_results&amp;amp;site=nxp_en&amp;amp;proxystylesheet=nxp_search_style_fe&amp;amp;sort=date%3AD%3AL%3Ad1&amp;amp;oe=UTF-8&amp;amp;ie=UTF-8&amp;amp;ud=1&amp;amp;output=xml_no_dtd&amp;amp;exclude_apps=1&amp;amp;callback=ss_show&amp;amp;lang_cd=en&amp;amp;filter=0&amp;amp;getfields=*&amp;amp;baseUrl=%2F%2Fwww.nxp.com%2Fwebapp&amp;amp;SEARCH_OPERATOR=Contains&amp;amp;attempt=-1&amp;amp;rc=1&amp;amp;hl=en&amp;amp;dnavs=&amp;amp;q=MCIMXABASEV1"&gt;Search Results: MCIMXABASEV1&lt;/A&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Please refer it and suggest us .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Thanks in advance !&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Abhirup Mitra&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Tue, 04 Jul 2017 07:13:59 GMT</pubDate>
    <dc:creator>abhirupmitra</dc:creator>
    <dc:date>2017-07-04T07:13:59Z</dc:date>
    <item>
      <title>enabling uart for MCIMX6DLAICPU2</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686378#M106224</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi ,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;In the MCIMX6DLAICPU2 card there are 5 uarts out of which two are enabled and we want to enable remaining.&lt;/P&gt;&lt;P&gt;We changed in imx6qdl-sabreauto.dtsi and imx6qdl.dtsi files to enable uart1 , uart2 and uart5. But after flashing the images&lt;/P&gt;&lt;P&gt;in board prompt , it is showing :&lt;/P&gt;&lt;P&gt;/dev/ttymxc2 and /dev/ttymxc3 which was already there/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;How to enable them so that it is visible in /dev ?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Please let me know if something else has to be done.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks,&lt;/P&gt;&lt;P&gt;Abhirup Mitra&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 14 Jun 2017 06:25:50 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686378#M106224</guid>
      <dc:creator>abhirupmitra</dc:creator>
      <dc:date>2017-06-14T06:25:50Z</dc:date>
    </item>
    <item>
      <title>Re: enabling uart for MCIMX6DLAICPU2</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686379#M106225</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;you can refer to link as below:&lt;/P&gt;&lt;P&gt;&lt;A href="https://community.nxp.com/message/663015"&gt;https://community.nxp.com/message/663015&lt;/A&gt;&amp;nbsp;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 16 Jun 2017 08:14:08 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686379#M106225</guid>
      <dc:creator>joanxie</dc:creator>
      <dc:date>2017-06-16T08:14:08Z</dc:date>
    </item>
    <item>
      <title>Re: enabling uart for MCIMX6DLAICPU2</title>
      <link>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686380#M106226</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi ,&lt;/P&gt;&lt;P&gt;Thanks for that Joan Xie.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;we added&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;pinctrl_uart2: uart2grp {&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fsl,pins = &amp;lt;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_GPIO_7__UART2_TX_DATA&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_GPIO_8__UART2_RX_DATA&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_SD4_DAT5__UART2_RTS_B&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; MX6QDL_PAD_SD4_DAT6__UART2_CTS_B&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 0x1b0b1&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;nbsp;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &amp;gt;;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; };&lt;/P&gt;&lt;P&gt;in imx6qdl-sabreauto.dtsi file for enabling uart.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Also we added:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class=""&gt;&lt;DIV class="" style="font-family: 'wf_segoe-ui_normal','Segoe UI','Segoe WP',Tahoma,Arial,sans-serif,serif,'EmojiFont';"&gt;&lt;DIV class=""&gt;&lt;DIV&gt;&lt;DIV dir="ltr"&gt;&lt;DIV dir="ltr" style="font-size: 12pt; color: #000000; font-family: Calibri,Helvetica,sans-serif,serif,'EmojiFont';"&gt;&lt;DIV&gt;&amp;amp;uart2 {&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pinctrl-names = "default";&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pinctrl-0 = &amp;lt;&amp;amp;pinctrl_uart2&amp;gt;;&lt;BR /&gt; &amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; status = "okay";&lt;BR /&gt; };&lt;/DIV&gt;&lt;P&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;/DIV&gt;&lt;DIV class=""&gt;in the same file .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;we are able to get /dev/ttymxc1 when we boot up the board but we are unable to communicate with hardware.&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;In your link I came to know that Tx and Rx pins are changed for Uart1 and Uart4, but I am afraid since in my case /dev/ttymxc3 and /dev/ttymxc2&lt;/DIV&gt;&lt;DIV class=""&gt;is shown ie, UART3 and UART4 are enabled.&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;while trying for /dev/ttymxc1 ie : UART2 I am not sure what to do since it is not functional at this moment .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Also in the baseboard&amp;nbsp; , the UART2 is given for port&amp;nbsp; SirruisXm module ( satelite radio ).&lt;/DIV&gt;&lt;DIV class=""&gt;Please let me know about the connections to this port.&lt;/DIV&gt;&lt;DIV class=""&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV class=""&gt;we are using MCIMXABASEV1 ( baseboard ) . You can get the details from:&lt;/DIV&gt;&lt;DIV class=""&gt;&lt;A class="link-titled" href="http://www.nxp.com/search?client=nxp_search_all_results&amp;amp;site=nxp_en&amp;amp;proxystylesheet=nxp_search_style_fe&amp;amp;sort=date%3AD%3AL%3Ad1&amp;amp;oe=UTF-8&amp;amp;ie=UTF-8&amp;amp;ud=1&amp;amp;output=xml_no_dtd&amp;amp;exclude_apps=1&amp;amp;callback=ss_show&amp;amp;lang_cd=en&amp;amp;filter=0&amp;amp;getfields=*&amp;amp;baseUrl=%2F%2Fwww.nxp.com%2Fwebapp&amp;amp;SEARCH_OPERATOR=Contains&amp;amp;attempt=-1&amp;amp;rc=1&amp;amp;hl=en&amp;amp;dnavs=&amp;amp;q=MCIMXABASEV1" title="http://www.nxp.com/search?client=nxp_search_all_results&amp;amp;site=nxp_en&amp;amp;proxystylesheet=nxp_search_style_fe&amp;amp;sort=date%3AD%3AL%3Ad1&amp;amp;oe=UTF-8&amp;amp;ie=UTF-8&amp;amp;ud=1&amp;amp;output=xml_no_dtd&amp;amp;exclude_apps=1&amp;amp;callback=ss_show&amp;amp;lang_cd=en&amp;amp;filter=0&amp;amp;getfields=*&amp;amp;baseUrl=%2F%2Fwww.nxp.com%2Fwebapp&amp;amp;SEARCH_OPERATOR=Contains&amp;amp;attempt=-1&amp;amp;rc=1&amp;amp;hl=en&amp;amp;dnavs=&amp;amp;q=MCIMXABASEV1"&gt;Search Results: MCIMXABASEV1&lt;/A&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Please refer it and suggest us .&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Thanks in advance !&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt;Abhirup Mitra&lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;DIV class=""&gt; &lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Tue, 04 Jul 2017 07:13:59 GMT</pubDate>
      <guid>https://community.nxp.com/t5/i-MX-Processors/enabling-uart-for-MCIMX6DLAICPU2/m-p/686380#M106226</guid>
      <dc:creator>abhirupmitra</dc:creator>
      <dc:date>2017-07-04T07:13:59Z</dc:date>
    </item>
  </channel>
</rss>

