<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Strange behaviour in DSC´s ADC12 in Digital Signal Controllers</title>
    <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349287#M240</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi everybody,&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;I´m using DSC56F84789 + CW10.4 + ProcessorExpert to develop a project that samples several channels of the ADC12 (triggered parallel, converter A only, simultaneous). I can see random samples that are close to (or exactly at) 16384, when the sampled signal is a sinusoidal ranged from +5000 to -5000, 50 Hz which a sampling frequency of 6400 Hz. Sampling is perfet appart from these sporadic (once a day, once in a weekend, twice a day...) outliers.&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Has anyone experienced a similar problem?&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;As I know there´s a bug in PE that generates wrong configuration of ADC, I manually setup up the ADC12 registers like this:&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,STOP0);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //0x4000: Stop command issued&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_PWR,APD);//Activa autoapagado&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBits(ADC12_PWR2,ADC12_PWR2_SPEEDA_MASK);&lt;/TD&gt;&lt;TD style=""&gt;//relojA &amp;lt;5MHz&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL1,SMODE,0b101);//0x0005: triggered parallel&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,EOSIE0);&lt;/TD&gt;&lt;TD style=""&gt;//0x0800: ADCA EOSI0 interrupt enabled&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,SYNC0);&lt;/TD&gt;&lt;TD style=""&gt;//0x1000: ADCA Triggered by SYNC0 pulses&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBit(ADC12_CTRL2,SIMULT);&lt;/TD&gt;&lt;TD style=""&gt;//0x0000: Independent&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL1,CHNCFG_L,0x03);&lt;/TD&gt;&lt;TD style=""&gt;//0x0030&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL2,CHNCFG_H,0x03);&lt;/TD&gt;&lt;TD style=""&gt;//0x00B0&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBit(ADC12_CTRL1,STOP0);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Stop command cleared */&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Wed, 04 Feb 2015 15:18:53 GMT</pubDate>
    <dc:creator>cabl</dc:creator>
    <dc:date>2015-02-04T15:18:53Z</dc:date>
    <item>
      <title>Strange behaviour in DSC´s ADC12</title>
      <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349287#M240</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi everybody,&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;I´m using DSC56F84789 + CW10.4 + ProcessorExpert to develop a project that samples several channels of the ADC12 (triggered parallel, converter A only, simultaneous). I can see random samples that are close to (or exactly at) 16384, when the sampled signal is a sinusoidal ranged from +5000 to -5000, 50 Hz which a sampling frequency of 6400 Hz. Sampling is perfet appart from these sporadic (once a day, once in a weekend, twice a day...) outliers.&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Has anyone experienced a similar problem?&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;As I know there´s a bug in PE that generates wrong configuration of ADC, I manually setup up the ADC12 registers like this:&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,STOP0);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //0x4000: Stop command issued&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_PWR,APD);//Activa autoapagado&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBits(ADC12_PWR2,ADC12_PWR2_SPEEDA_MASK);&lt;/TD&gt;&lt;TD style=""&gt;//relojA &amp;lt;5MHz&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL1,SMODE,0b101);//0x0005: triggered parallel&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,EOSIE0);&lt;/TD&gt;&lt;TD style=""&gt;//0x0800: ADCA EOSI0 interrupt enabled&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBit(ADC12_CTRL1,SYNC0);&lt;/TD&gt;&lt;TD style=""&gt;//0x1000: ADCA Triggered by SYNC0 pulses&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBit(ADC12_CTRL2,SIMULT);&lt;/TD&gt;&lt;TD style=""&gt;//0x0000: Independent&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL1,CHNCFG_L,0x03);&lt;/TD&gt;&lt;TD style=""&gt;//0x0030&lt;/TD&gt;&lt;/TR&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;setRegBitGroup(ADC12_CTRL2,CHNCFG_H,0x03);&lt;/TD&gt;&lt;TD style=""&gt;//0x00B0&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;DIV class="j-rte-table"&gt;&lt;TABLE&gt;&lt;TBODY&gt;&lt;TR&gt;&lt;TD style=""&gt;&lt;/TD&gt;&lt;TD style=""&gt;clrRegBit(ADC12_CTRL1,STOP0);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Stop command cleared */&lt;/TD&gt;&lt;/TR&gt;&lt;/TBODY&gt;&lt;/TABLE&gt;&lt;/DIV&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Best regards&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 04 Feb 2015 15:18:53 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349287#M240</guid>
      <dc:creator>cabl</dc:creator>
      <dc:date>2015-02-04T15:18:53Z</dc:date>
    </item>
    <item>
      <title>Re: Strange behaviour in DSC´s ADC12</title>
      <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349288#M241</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi, Carlos,&lt;/P&gt;&lt;P&gt;Firstly, all analog channel's allowed voltage are from GND to 3.3V, the analog channel pins ANAx or ANBx can not accept negative voltage from hardware perspective.&lt;/P&gt;&lt;P&gt;Secondly, I suggest you use Simultaneous mode by setting the SIMULT bit in ADC0_CTRL2.&lt;/P&gt;&lt;P&gt;Pls have a try, if there is still have abnormal digital sample, update the community page.&lt;/P&gt;&lt;P&gt;setRegBit(ADC12_CTRL2,SIMULT);//0x0000: simultaneous mode&lt;/P&gt;&lt;P&gt;BR&lt;/P&gt;&lt;P&gt;Xiangjun Rong&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 05 Feb 2015 03:00:43 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349288#M241</guid>
      <dc:creator>xiangjun_rong</dc:creator>
      <dc:date>2015-02-05T03:00:43Z</dc:date>
    </item>
    <item>
      <title>Re: Strange behaviour in DSC´s ADC12</title>
      <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349289#M242</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Dear Xiangjun,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;thank you very much for the answer. However, I can see the point of using simultaneous mode if I´m not sampling any ADCB channels. More over when there are certain issues with ADCs power consumption.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;By the way, I´ll give a try to the simultaneous mode.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;BR&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Tue, 10 Feb 2015 10:48:33 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349289#M242</guid>
      <dc:creator>cabl</dc:creator>
      <dc:date>2015-02-10T10:48:33Z</dc:date>
    </item>
    <item>
      <title>Re: Strange behaviour in DSC´s ADC12</title>
      <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349290#M243</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi,Carlos,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;what is the result, any progress?&lt;/P&gt;&lt;P&gt;BR&lt;/P&gt;&lt;P&gt;XiangJun Rong&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 13 Feb 2015 03:04:43 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349290#M243</guid>
      <dc:creator>xiangjun_rong</dc:creator>
      <dc:date>2015-02-13T03:04:43Z</dc:date>
    </item>
    <item>
      <title>Re: Strange behaviour in DSC´s ADC12</title>
      <link>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349291#M244</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Dear Xiangjun,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;this strange behaviour appears once in a while, so I need days to be sure whether every change takes effect or not.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I´ll keep you informed.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks again.&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 13 Feb 2015 10:34:22 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Digital-Signal-Controllers/Strange-behaviour-in-DSC-s-ADC12/m-p/349291#M244</guid>
      <dc:creator>cabl</dc:creator>
      <dc:date>2015-02-13T10:34:22Z</dc:date>
    </item>
  </channel>
</rss>

