<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>ColdFire/68K Microcontrollers and ProcessorsのトピックMCF5234: cannot initialize internal SRAM</title>
    <link>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167966#M5984</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;Hello everybody,&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;I have problems initializing the internal SRAM.&lt;/DIV&gt;&lt;DIV&gt;I rtfm and followed the steps described in Chapter 6.2.3 SRAM Initialization Code.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;When I connect to my target via the BDI2000-interface by Abatron I have immediate access to SRAM as it is configured via the interface. They don't do anything different than me: write 0x20000001 to RAMBAR-register. But if I initialize the SRAM in my code, writing to RAMBAR has no effect.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;This is what I do:&lt;/DIV&gt;&lt;DIV&gt;&lt;DIV class="msg_source_code"&gt;&lt;DIV class="text_smallest"&gt;Code:&lt;/DIV&gt;&lt;PRE&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_BASE&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $20000000&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Base add used for internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_SIZE&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $00010000&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; MCF5235 has 64K internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_VALID&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $20000001&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Bit to make internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; valid/enabled.&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.W&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #LOCKOUT,SR&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Lock-out interrupts&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #INT_SRAM_VALID,D0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVEC.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; D0,RAMBAR0; zero SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; lea.l&amp;nbsp; INT_SRAM_BASE,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; move.l&amp;nbsp; #INT_SRAM_SIZE,D0SRAM_INIT_LOOP:&amp;nbsp;&amp;nbsp;&amp;nbsp; clr.b&amp;nbsp; (A0)+&amp;nbsp;&amp;nbsp;&amp;nbsp; subq.l&amp;nbsp; #1,D0&amp;nbsp;&amp;nbsp;&amp;nbsp; bne.b&amp;nbsp; SRAM_INIT_LOOP; Init VBR&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #VECTOR_BASE,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVEC&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; A0,VBR; Init IPSBAR&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #IPSBAR,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #IPSBAR_VALUE,(A0)&lt;/PRE&gt;&lt;/DIV&gt;&lt;BR /&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Can someone give me a hint on that, please?&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Thanks in advance&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Dirk&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Thu, 29 Oct 2020 09:15:37 GMT</pubDate>
    <dc:creator>sirlenzelot</dc:creator>
    <dc:date>2020-10-29T09:15:37Z</dc:date>
    <item>
      <title>MCF5234: cannot initialize internal SRAM</title>
      <link>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167966#M5984</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;Hello everybody,&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;I have problems initializing the internal SRAM.&lt;/DIV&gt;&lt;DIV&gt;I rtfm and followed the steps described in Chapter 6.2.3 SRAM Initialization Code.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;When I connect to my target via the BDI2000-interface by Abatron I have immediate access to SRAM as it is configured via the interface. They don't do anything different than me: write 0x20000001 to RAMBAR-register. But if I initialize the SRAM in my code, writing to RAMBAR has no effect.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;This is what I do:&lt;/DIV&gt;&lt;DIV&gt;&lt;DIV class="msg_source_code"&gt;&lt;DIV class="text_smallest"&gt;Code:&lt;/DIV&gt;&lt;PRE&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_BASE&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $20000000&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Base add used for internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_SIZE&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $00010000&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; MCF5235 has 64K internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; INT_SRAM_VALID&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; EQU&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; $20000001&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Bit to make internal SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; valid/enabled.&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.W&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #LOCKOUT,SR&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; ; Lock-out interrupts&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #INT_SRAM_VALID,D0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVEC.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; D0,RAMBAR0; zero SRAM&amp;nbsp;&amp;nbsp;&amp;nbsp; lea.l&amp;nbsp; INT_SRAM_BASE,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; move.l&amp;nbsp; #INT_SRAM_SIZE,D0SRAM_INIT_LOOP:&amp;nbsp;&amp;nbsp;&amp;nbsp; clr.b&amp;nbsp; (A0)+&amp;nbsp;&amp;nbsp;&amp;nbsp; subq.l&amp;nbsp; #1,D0&amp;nbsp;&amp;nbsp;&amp;nbsp; bne.b&amp;nbsp; SRAM_INIT_LOOP; Init VBR&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #VECTOR_BASE,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVEC&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; A0,VBR; Init IPSBAR&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #IPSBAR,A0&amp;nbsp;&amp;nbsp;&amp;nbsp; MOVE.L&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; #IPSBAR_VALUE,(A0)&lt;/PRE&gt;&lt;/DIV&gt;&lt;BR /&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Can someone give me a hint on that, please?&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Thanks in advance&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Dirk&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 29 Oct 2020 09:15:37 GMT</pubDate>
      <guid>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167966#M5984</guid>
      <dc:creator>sirlenzelot</dc:creator>
      <dc:date>2020-10-29T09:15:37Z</dc:date>
    </item>
    <item>
      <title>Re: MCF5234: cannot initialize internal SRAM</title>
      <link>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167967#M5985</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;Hello,&lt;BR /&gt;&lt;/DIV&gt;&lt;DIV&gt;I use the following Init code, with RAMBAR1 instead of RAMBAR0&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;&lt;DIV class="msg_source_code"&gt;&lt;DIV class="text_smallest"&gt;Code:&lt;/DIV&gt;&lt;PRE&gt;DEFAULT_IPSBAR  .equ    0x40000000REG_VALID       .equ    0x00000001RAM_DATACODE    .equ    0x00000020_BSP_Asm_BootCode:        move.w  #0x2700,sr        // IPSBAR 'Internal Peripheral System Base Address Register'&lt;/PRE&gt;&lt;PRE&gt;        move.l  #(___IPSBAR + REG_VALID),d0        move.l  d0,DEFAULT_IPSBAR        // RAMBAR Register 'SRAM Base Address Register' (RAMBAR1 = CPU+0x0C05)        move.l  #(___SRAM + RAM_DATACODE + REG_VALID),d0        movec   d0,RAMBAR1        // Temporary 'Stack Pointer' Init in SRAM (SDRAM not Initialized)        move.l  #(___SP_INIT_SRAM),sp        // Coldfire MCF523x Init (PLL &amp;amp; peripherals)        jsr     _BSP_ColdFire_InitialiserCPU        // 'Stack Pointer'        move.l  #(___SP_INIT),sp        // FreeScale 'C_4I_CF_RUNTIME.A' (E68k_Startup.c)        jmp     __start        .end&lt;/PRE&gt;&lt;/DIV&gt;&lt;BR /&gt;&amp;nbsp;&lt;BR /&gt;&lt;BR /&gt;I Hope this helps..&lt;BR /&gt;&lt;BR /&gt;Bye&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;&amp;lt;&amp;lt; Freescale MCF5234/35 with CodeWarrior 6.2 &amp;gt;&amp;gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 29 Oct 2020 09:15:39 GMT</pubDate>
      <guid>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167967#M5985</guid>
      <dc:creator>Arev</dc:creator>
      <dc:date>2020-10-29T09:15:39Z</dc:date>
    </item>
    <item>
      <title>Re: MCF5234: cannot initialize internal SRAM</title>
      <link>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167968#M5986</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;/DIV&gt;&lt;DIV&gt;Hi Arev,&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;we solved the problem.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Our compiler was setup for using 5200. RAMBAR0 at &lt;A href="mailto:CPU@0xC04" rel="nofollow" target="_blank"&gt;CPU@0xC04&lt;/A&gt;&amp;nbsp;is used.&lt;/DIV&gt;&lt;DIV&gt;As we changed to 5234, everything is okay and RAMBAR1 at &lt;A href="mailto:CPU@0xC05" rel="nofollow" target="_blank"&gt;CPU@0xC05&lt;/A&gt; is used.&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Thanks&lt;/DIV&gt;&lt;DIV&gt;&amp;nbsp;&lt;/DIV&gt;&lt;DIV&gt;Dirk&amp;nbsp;&lt;/DIV&gt;&lt;BR /&gt;&lt;BR /&gt;Message Edited by sir lenzelot on &lt;SPAN class="date_text"&gt;2008-06-26&lt;/SPAN&gt; &lt;SPAN class="time_text"&gt;11:48 AM&lt;/SPAN&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 26 Jun 2008 16:47:49 GMT</pubDate>
      <guid>https://community.nxp.com/t5/ColdFire-68K-Microcontrollers/MCF5234-cannot-initialize-internal-SRAM/m-p/167968#M5986</guid>
      <dc:creator>sirlenzelot</dc:creator>
      <dc:date>2008-06-26T16:47:49Z</dc:date>
    </item>
  </channel>
</rss>

