<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic CAN bus pin-out changes in BSP in MQX Software Solutions</title>
    <link>https://community.nxp.com/t5/MQX-Software-Solutions/CAN-bus-pin-out-changes-in-BSP/m-p/236267#M6599</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Community,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I have a customized board using K60F120 MCU and MQX 4.02. In my board, CAN1_TX and CAN1_RX lines are connected to PTE24 and PTE25 respectively. I modified _mqx_int _bsp_flexcan_io_init() in init_gpio.c&amp;nbsp; to follow these hardware changes.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; case 1:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Configure GPIO for FlexCAN 1 peripheral function */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl = (PORT_MemMapPtr)PORTC_BASE_PTR;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl-&amp;gt;PCR[17] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp; /* CAN1_TX.C17&amp;nbsp; */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl-&amp;gt;PCR[16] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp; /* CAN1_RX.C16&amp;nbsp; */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;/*fixme*/&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl = (PORT_MemMapPtr)PORTE_BASE_PTR;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl-&amp;gt;PCR[24] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /*CAN1_TX.E24*/ &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl-&amp;gt;PCR[25] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /*CAN1_RX.E25*/&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Enable clock gate to FlexCAN 1 module */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; sim-&amp;gt;SCGC3 |= SIM_SCGC3_FLEXCAN1_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Select the bus clock as CAN engine clock source */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; can_reg_ptr = _bsp_get_flexcan_base_address(1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; can_reg_ptr-&amp;gt;CTRL1 |= CAN_CTRL1_CLKSRC_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; break;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Since I use CAN1 I changed case (1) only.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Unfortunately evwen after these changes, I cannot get any data from CAN bus! I noticed that in twrk60f120m these pins are connected to a 12 MHz crystal which is Alt0. I assume the above changes in the init_gpio.c should overwrites the default configuration. right? Is there any other settings I need to consider? Any suggestion?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Cheers!&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Fri, 29 Nov 2013 23:22:23 GMT</pubDate>
    <dc:creator>amleng</dc:creator>
    <dc:date>2013-11-29T23:22:23Z</dc:date>
    <item>
      <title>CAN bus pin-out changes in BSP</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/CAN-bus-pin-out-changes-in-BSP/m-p/236267#M6599</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Community,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I have a customized board using K60F120 MCU and MQX 4.02. In my board, CAN1_TX and CAN1_RX lines are connected to PTE24 and PTE25 respectively. I modified _mqx_int _bsp_flexcan_io_init() in init_gpio.c&amp;nbsp; to follow these hardware changes.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; case 1:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Configure GPIO for FlexCAN 1 peripheral function */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl = (PORT_MemMapPtr)PORTC_BASE_PTR;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl-&amp;gt;PCR[17] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp; /* CAN1_TX.C17&amp;nbsp; */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; //pctl-&amp;gt;PCR[16] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp; /* CAN1_RX.C16&amp;nbsp; */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;/*fixme*/&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl = (PORT_MemMapPtr)PORTE_BASE_PTR;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl-&amp;gt;PCR[24] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /*CAN1_TX.E24*/ &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; pctl-&amp;gt;PCR[25] = (PORT_PCR_MUX(2)|PORT_PCR_DSE_MASK);&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /*CAN1_RX.E25*/&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Enable clock gate to FlexCAN 1 module */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; sim-&amp;gt;SCGC3 |= SIM_SCGC3_FLEXCAN1_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* Select the bus clock as CAN engine clock source */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; can_reg_ptr = _bsp_get_flexcan_base_address(1);&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; can_reg_ptr-&amp;gt;CTRL1 |= CAN_CTRL1_CLKSRC_MASK;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; break;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Since I use CAN1 I changed case (1) only.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Unfortunately evwen after these changes, I cannot get any data from CAN bus! I noticed that in twrk60f120m these pins are connected to a 12 MHz crystal which is Alt0. I assume the above changes in the init_gpio.c should overwrites the default configuration. right? Is there any other settings I need to consider? Any suggestion?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Cheers!&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 29 Nov 2013 23:22:23 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/CAN-bus-pin-out-changes-in-BSP/m-p/236267#M6599</guid>
      <dc:creator>amleng</dc:creator>
      <dc:date>2013-11-29T23:22:23Z</dc:date>
    </item>
    <item>
      <title>Re: CAN bus pin-out changes in BSP</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/CAN-bus-pin-out-changes-in-BSP/m-p/236268#M6600</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi amleng,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Have you solved your problem?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Regards&lt;/P&gt;&lt;P&gt;Sol &lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Tue, 20 Jan 2015 15:48:05 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/CAN-bus-pin-out-changes-in-BSP/m-p/236268#M6600</guid>
      <dc:creator>soledad</dc:creator>
      <dc:date>2015-01-20T15:48:05Z</dc:date>
    </item>
  </channel>
</rss>

