<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Re: MQX and DMA in MQX Software Solutions</title>
    <link>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184764#M3080</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I am trying to set up the ADC1 (software trigger) with DMA tranfer. The issue is that the dma does not work properly. Bellow I show how the adc1 register is configurated:&lt;/P&gt;&lt;P&gt;&lt;span class="lia-inline-image-display-wrapper" image-alt="pastedImage_0.png"&gt;&lt;img src="https://community.nxp.com/t5/image/serverpage/image-id/44241i041D0B450DD62EF2/image-size/large?v=v2&amp;amp;px=999" role="button" title="pastedImage_0.png" alt="pastedImage_0.png" /&gt;&lt;/span&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;As it can be seen, the register ADC1_RA is working and the DMAEN is enabled. Bellow I show how the dma code:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/*DMA MUX initialization*/&lt;/P&gt;&lt;P&gt;SIM_SCGC6 |= SIM_SCGC6_DMAMUX0_MASK | SIM_SCGC6_DMAMUX1_MASK; //enables DMA MUX clock gate&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;/*eDMA module initialization*/&lt;/P&gt;&lt;P&gt;SIM_SCGC7 |= SIM_SCGC7_DMA_MASK;//enables DMA clock gate, default value is enable&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** DMA transfer request source – ADC0 conversion complete&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMAMUX0_CHCFG1 = 0 &lt;/P&gt;&lt;P&gt;| DMAMUX_CHCFG_ENBL_MASK /* Enable routing of DMA request */&lt;/P&gt;&lt;P&gt;| DMAMUX_CHCFG_SOURCE(40); /* Channel Activation Source: AD_A Command */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;DMA_CR = DMA_CR_GRP1PRI(0x00) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_GRP0PRI(0x00) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_EMLM_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_CLM_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_ERGA_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_ERCA_MASK;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//enables DMA0 request&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;DMA_ERQ = 0x03;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address, ADC0_RA&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SADDR = (uint32) &amp;amp;ADC1_RA;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address increment; data is still read for the same address, no increment needed&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SOFF = 0x00;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address reload after major loop finishes, no reload needed//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SLAST = 0x00;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address, SRAM buffer [0]&lt;/P&gt;&lt;P&gt;//*************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DADDR = (uint32)&amp;amp;Data_Desti[0];&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address increment in bytes, increment for next buffer address&lt;/P&gt;&lt;P&gt;//**** 16 bit =&amp;gt; 2 bytes&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DOFF = 0x02;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address reload after major loop finishes,&lt;/P&gt;&lt;P&gt;//**** must be subtracted from last pointer value, sample number is 12 each and 2 bytes long,&lt;/P&gt;&lt;P&gt;//**** 2 × 12 = 24 and must be subtract -24&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DLASTSGA = -24;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Number of bytes for minor loop (one data transfer), ADC0 result is 16 bits long, so&lt;/P&gt;&lt;P&gt;//**** 2-byte transfer&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_NBYTES_MLNO = 0x02;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Channel linking and major loop setting, linking after minor loop is enabled to&lt;/P&gt;&lt;P&gt;//**** channel 0 (0x0000), major loop transfers number 12 (0x0C)&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_BITER_ELINKNO = (DMA_BITER_ELINKNO_ELINK_MASK|0x0000|0x0C);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Channel linking and major loop setting reload value after major loop finishes,&lt;/P&gt;&lt;P&gt;//**** linking after minor loop is enabled, major loop transfers number 12 (0x0C).&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_CITER_ELINKNO = (DMA_CITER_ELINKNO_ELINK_MASK|0x0C);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source and destination data width specification, both source and destination is 16-bit&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_ATTR = 0 | DMA_ATTR_SSIZE(1)| DMA_ATTR_DSIZE(1);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Common channel setting, linking after major loop enable to channel 0,&lt;/P&gt;&lt;P&gt;//**** IRQ request is generated after major loop complete&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_CSR = (DMA_CSR_MAJORLINKCH(0) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CSR_MAJORELINK_MASK|&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CSR_INTMAJOR_MASK);&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Maybe somebody knows the mistake...&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Cheers. &lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Mon, 02 Jun 2014 09:35:42 GMT</pubDate>
    <dc:creator>juanandujar</dc:creator>
    <dc:date>2014-06-02T09:35:42Z</dc:date>
    <item>
      <title>MQX and DMA</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184762#M3078</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello!&lt;/P&gt;&lt;P&gt;I would like to use DMA in my MQX application. Is it possible? MQX driver for DMA is not released yet.&amp;nbsp; Can i use DMA throe configuration of registers?&lt;/P&gt;&lt;P&gt;Maybe somebody can share an example...&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 22 Nov 2012 19:14:42 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184762#M3078</guid>
      <dc:creator>SortoVaritu</dc:creator>
      <dc:date>2012-11-22T19:14:42Z</dc:date>
    </item>
    <item>
      <title>Re: MQX and DMA</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184763#M3079</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello Rozbergn,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;please don't duplicate posts. I removed previous one and I'll add it here what was there:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;BLOCKQUOTE&gt;
&lt;P&gt;In my application i need to collect information from ADC every 200us during 2 sec.&lt;/P&gt;
&lt;P&gt;I would like to use DMA for this. Collect data in RAM and after save this information on SD card.&lt;/P&gt;
&lt;P&gt;Anyone have such example or have another idea how to do this measurement?&lt;/P&gt;
&lt;SPAN class="mce_paste_marker"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/BLOCKQUOTE&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Regards,&lt;/P&gt;&lt;P&gt;MartinK&lt;/P&gt;&lt;P&gt;&lt;SPAN class="mce_paste_marker"&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 29 Oct 2020 09:35:47 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184763#M3079</guid>
      <dc:creator>c0170</dc:creator>
      <dc:date>2020-10-29T09:35:47Z</dc:date>
    </item>
    <item>
      <title>Re: MQX and DMA</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184764#M3080</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I am trying to set up the ADC1 (software trigger) with DMA tranfer. The issue is that the dma does not work properly. Bellow I show how the adc1 register is configurated:&lt;/P&gt;&lt;P&gt;&lt;span class="lia-inline-image-display-wrapper" image-alt="pastedImage_0.png"&gt;&lt;img src="https://community.nxp.com/t5/image/serverpage/image-id/44241i041D0B450DD62EF2/image-size/large?v=v2&amp;amp;px=999" role="button" title="pastedImage_0.png" alt="pastedImage_0.png" /&gt;&lt;/span&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;As it can be seen, the register ADC1_RA is working and the DMAEN is enabled. Bellow I show how the dma code:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/*DMA MUX initialization*/&lt;/P&gt;&lt;P&gt;SIM_SCGC6 |= SIM_SCGC6_DMAMUX0_MASK | SIM_SCGC6_DMAMUX1_MASK; //enables DMA MUX clock gate&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;/*eDMA module initialization*/&lt;/P&gt;&lt;P&gt;SIM_SCGC7 |= SIM_SCGC7_DMA_MASK;//enables DMA clock gate, default value is enable&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** DMA transfer request source – ADC0 conversion complete&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMAMUX0_CHCFG1 = 0 &lt;/P&gt;&lt;P&gt;| DMAMUX_CHCFG_ENBL_MASK /* Enable routing of DMA request */&lt;/P&gt;&lt;P&gt;| DMAMUX_CHCFG_SOURCE(40); /* Channel Activation Source: AD_A Command */&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;DMA_CR = DMA_CR_GRP1PRI(0x00) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_GRP0PRI(0x00) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_EMLM_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_CLM_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_ERGA_MASK&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CR_ERCA_MASK;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;//enables DMA0 request&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;DMA_ERQ = 0x03;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address, ADC0_RA&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SADDR = (uint32) &amp;amp;ADC1_RA;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address increment; data is still read for the same address, no increment needed&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SOFF = 0x00;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source address reload after major loop finishes, no reload needed//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_SLAST = 0x00;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address, SRAM buffer [0]&lt;/P&gt;&lt;P&gt;//*************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DADDR = (uint32)&amp;amp;Data_Desti[0];&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address increment in bytes, increment for next buffer address&lt;/P&gt;&lt;P&gt;//**** 16 bit =&amp;gt; 2 bytes&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DOFF = 0x02;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Destination address reload after major loop finishes,&lt;/P&gt;&lt;P&gt;//**** must be subtracted from last pointer value, sample number is 12 each and 2 bytes long,&lt;/P&gt;&lt;P&gt;//**** 2 × 12 = 24 and must be subtract -24&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_DLASTSGA = -24;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Number of bytes for minor loop (one data transfer), ADC0 result is 16 bits long, so&lt;/P&gt;&lt;P&gt;//**** 2-byte transfer&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_NBYTES_MLNO = 0x02;&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Channel linking and major loop setting, linking after minor loop is enabled to&lt;/P&gt;&lt;P&gt;//**** channel 0 (0x0000), major loop transfers number 12 (0x0C)&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_BITER_ELINKNO = (DMA_BITER_ELINKNO_ELINK_MASK|0x0000|0x0C);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Channel linking and major loop setting reload value after major loop finishes,&lt;/P&gt;&lt;P&gt;//**** linking after minor loop is enabled, major loop transfers number 12 (0x0C).&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_CITER_ELINKNO = (DMA_CITER_ELINKNO_ELINK_MASK|0x0C);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Source and destination data width specification, both source and destination is 16-bit&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_ATTR = 0 | DMA_ATTR_SSIZE(1)| DMA_ATTR_DSIZE(1);&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;//**** Common channel setting, linking after major loop enable to channel 0,&lt;/P&gt;&lt;P&gt;//**** IRQ request is generated after major loop complete&lt;/P&gt;&lt;P&gt;//***************************************************************&lt;/P&gt;&lt;P&gt;DMA_TCD1_CSR = (DMA_CSR_MAJORLINKCH(0) |&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CSR_MAJORELINK_MASK|&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; &lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; DMA_CSR_INTMAJOR_MASK);&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Maybe somebody knows the mistake...&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Cheers. &lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 02 Jun 2014 09:35:42 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184764#M3080</guid>
      <dc:creator>juanandujar</dc:creator>
      <dc:date>2014-06-02T09:35:42Z</dc:date>
    </item>
    <item>
      <title>Re: MQX and DMA</title>
      <link>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184765#M3081</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;On ADC-DMA project , two points need to be pay attention: in ADC register enable DMA request (ADC0_SC2-&amp;gt;DMAEN) and in DMA register enalbe peripheral request (DMA_DCR0-&amp;gt;ERQ).&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 24 Sep 2014 03:09:24 GMT</pubDate>
      <guid>https://community.nxp.com/t5/MQX-Software-Solutions/MQX-and-DMA/m-p/184765#M3081</guid>
      <dc:creator>Alice_Yang</dc:creator>
      <dc:date>2014-09-24T03:09:24Z</dc:date>
    </item>
  </channel>
</rss>

