<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>Layerscape中的主题 Re: LS1043A-RGW-B 10G optical</title>
    <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727585#M3062</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello &lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;A _jive_internal="true" data-content-finding="Community" data-userid="305465" data-username="klh" href="https://community.nxp.com/people/klh"&gt;kl h,&lt;/A&gt; &lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;LS1043AQDS integrates MAC 9 as XFI 10G SFP+ by default, please refer to u-boot and dts file LS1043ARDB.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;Please refer to the function board_ft_fman_fixup_port in board/freescale/ls1043aqds/eth.c of u-boot source code.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;... ...&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&amp;nbsp;&amp;nbsp;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; } else if (fm_info_get_enet_if(port) == PHY_INTERFACE_MODE_XGMII &amp;amp;&amp;amp;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; port == FM1_10GEC1) {&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* XFI interface */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.phy_id = cpu_to_fdt32(port);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.duplex = cpu_to_fdt32(1);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.link_speed = cpu_to_fdt32(10000);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.asym_pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* no PHY for XFI */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_delprop(fdt, offset, "phy-handle");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop(fdt, offset, "fixed-link", &amp;amp;f_link, sizeof(f_link));&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop_string(fdt, offset, "phy-connection-type", "xgmii");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; }&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;}&lt;/EM&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;Please modify u-boot source code as the above and check whether SFP+ link is up.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;In addition, please check the external PHY information.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;=&amp;gt; mdio list&lt;BR /&gt;FSL_MDIO0:&lt;BR /&gt;FM_TGEC_MDIO:&lt;BR /&gt;LS1043AQDS_MDIO_RGMII1:&lt;BR /&gt;1 - RealTek RTL8211F &amp;lt;--&amp;gt; FM1@DTSEC3&lt;BR /&gt;LS1043AQDS_MDIO_RGMII2:&lt;BR /&gt;2 - RealTek RTL8211F &amp;lt;--&amp;gt; FM1@DTSEC4&lt;BR /&gt;LS1043AQDS_MDIO_SLOT1:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT2:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT3:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT4:&lt;BR /&gt;LS1043AQDS_MDIO_10GC:&lt;BR /&gt;9 - Generic 10G PHY &amp;lt;--&amp;gt; FM1@TGEC1&lt;BR /&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;BR /&gt;Have a great day,&lt;BR /&gt;TIC&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Sun, 11 Feb 2018 12:41:23 GMT</pubDate>
    <dc:creator>yipingwang</dc:creator>
    <dc:date>2018-02-11T12:41:23Z</dc:date>
    <item>
      <title>LS1043A-RGW-B 10G optical</title>
      <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727583#M3060</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi, I have a LS1043A-RGW-B. We are trying to turn up the 10G optical interface (SFP+ optical transceiver).&lt;/P&gt;&lt;P&gt;1) I read the linux sdk documentation for 10G optical, i modified the hwconfig as in section&lt;/P&gt;&lt;P&gt;37.7.6 Environment variable hwconfig and optical 10G (page 886&amp;amp;887) &lt;/P&gt;&lt;P&gt;editenv hwconfig&lt;/P&gt;&lt;DIV style="left: 79.2368px; top: 305.095px; font-size: 13.2059px; font-family: monospace; transform: scaleX(0.990441);"&gt;fsl_ddr:ctlr_intlv=cacheline,bank_intlv=cs0_cs1;fsl_fm2_xaui_phy:xfi;fsl_fm1_xaui_phy:xfi&lt;/DIV&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;2) Next, I modify the fsl-ls1043a-rdb.dts (and compile)&lt;/P&gt;&lt;P&gt;&lt;A class="link-titled" href="https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/fsl-ls1043a-rdb.dts" title="https://github.com/torvalds/linux/blob/master/arch/arm64/boot/dts/freescale/fsl-ls1043a-rdb.dts"&gt;linux/fsl-ls1043a-rdb.dts at master · torvalds/linux · GitHub&lt;/A&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;on the following section:-&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;ethernet@f0000 { /* 10GEC1 */&lt;BR /&gt;&amp;nbsp;&amp;nbsp; &amp;nbsp;phy-handle = &amp;lt;&amp;amp;aqr105_phy&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp; &amp;nbsp;phy-connection-type = "xgmii";&lt;BR /&gt;};&lt;/P&gt;&lt;P&gt;to a fixed-link as below &lt;/P&gt;&lt;P&gt;ethernet@f0000 { /* 10GEC1 */&lt;BR /&gt;&amp;nbsp;&amp;nbsp; &amp;nbsp;fixed-link = &amp;lt;1 1 10000 0 0&amp;gt;;&lt;BR /&gt;&amp;nbsp;&amp;nbsp; &amp;nbsp;phy-connection-type = "xgmii";&lt;BR /&gt;};&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;When I connect to a windows based SFP+, I don't see SFP+ link up. &lt;/P&gt;&lt;P&gt;Next, on LS1043a-RGW-B uboot terminal, i do a ping to the windows SFP+, it cannot ping from TGEC1 to the windows. Could you please guide us on how to enable the SFP+ optical link?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;many thanks in advance...&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Wed, 07 Feb 2018 10:11:20 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727583#M3060</guid>
      <dc:creator>klh</dc:creator>
      <dc:date>2018-02-07T10:11:20Z</dc:date>
    </item>
    <item>
      <title>Re: LS1043A-RGW-B 10G optical</title>
      <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727584#M3061</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi, I have been struggling to get the SFP+ up on LS1043A-RGW even using the document LS1043A-LS1046A-BHR-RN.pdf (LS1043A/LS1046A ASK 7.0.0). Flashing to Nand section. Flashing uboot and kernel is no issue, dont get any error. But cant get SFP+ to establish a link. The SFP+ transceiver I use and uboot log as attached. &lt;A href="https://drive.google.com/file/d/1qpwdHw_TD8Fl8QQoJjOecoWm9JOcjGb0/view?usp=sharing"&gt;ubootlog&lt;/A&gt;&lt;A href="https://drive.google.com/file/d/1WsUYMauVNjT1Rui11964iHuRpfVdPRbg/view?usp=sharing"&gt;sfp+ module&lt;/A&gt;&lt;A href="https://drive.google.com/file/d/1v4hLHGfwktIs24yTB1UqTH5SFVh8jVCu/view?usp=sharing"&gt;sfp+ module + cable&lt;/A&gt;&lt;/P&gt;&lt;P&gt;Kindly help&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 09 Feb 2018 03:46:13 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727584#M3061</guid>
      <dc:creator>klh</dc:creator>
      <dc:date>2018-02-09T03:46:13Z</dc:date>
    </item>
    <item>
      <title>Re: LS1043A-RGW-B 10G optical</title>
      <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727585#M3062</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hello &lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;A _jive_internal="true" data-content-finding="Community" data-userid="305465" data-username="klh" href="https://community.nxp.com/people/klh"&gt;kl h,&lt;/A&gt; &lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;LS1043AQDS integrates MAC 9 as XFI 10G SFP+ by default, please refer to u-boot and dts file LS1043ARDB.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;Please refer to the function board_ft_fman_fixup_port in board/freescale/ls1043aqds/eth.c of u-boot source code.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;... ...&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&amp;nbsp;&amp;nbsp;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; } else if (fm_info_get_enet_if(port) == PHY_INTERFACE_MODE_XGMII &amp;amp;&amp;amp;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; port == FM1_10GEC1) {&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* XFI interface */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.phy_id = cpu_to_fdt32(port);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.duplex = cpu_to_fdt32(1);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.link_speed = cpu_to_fdt32(10000);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.asym_pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* no PHY for XFI */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_delprop(fdt, offset, "phy-handle");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop(fdt, offset, "fixed-link", &amp;amp;f_link, sizeof(f_link));&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop_string(fdt, offset, "phy-connection-type", "xgmii");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; }&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;}&lt;/EM&gt;&lt;BR /&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;Please modify u-boot source code as the above and check whether SFP+ link is up.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;In addition, please check the external PHY information.&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;=&amp;gt; mdio list&lt;BR /&gt;FSL_MDIO0:&lt;BR /&gt;FM_TGEC_MDIO:&lt;BR /&gt;LS1043AQDS_MDIO_RGMII1:&lt;BR /&gt;1 - RealTek RTL8211F &amp;lt;--&amp;gt; FM1@DTSEC3&lt;BR /&gt;LS1043AQDS_MDIO_RGMII2:&lt;BR /&gt;2 - RealTek RTL8211F &amp;lt;--&amp;gt; FM1@DTSEC4&lt;BR /&gt;LS1043AQDS_MDIO_SLOT1:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT2:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT3:&lt;BR /&gt;LS1043AQDS_MDIO_SLOT4:&lt;BR /&gt;LS1043AQDS_MDIO_10GC:&lt;BR /&gt;9 - Generic 10G PHY &amp;lt;--&amp;gt; FM1@TGEC1&lt;BR /&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;BR /&gt;Have a great day,&lt;BR /&gt;TIC&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;-----------------------------------------------------------------------------------------------------------------------&lt;BR /&gt;Note: If this post answers your question, please click the Correct Answer button. Thank you!&lt;BR /&gt;-----------------------------------------------------------------------------------------------------------------------&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sun, 11 Feb 2018 12:41:23 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727585#M3062</guid>
      <dc:creator>yipingwang</dc:creator>
      <dc:date>2018-02-11T12:41:23Z</dc:date>
    </item>
    <item>
      <title>Re: LS1043A-RGW-B 10G optical</title>
      <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727586#M3063</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi YiPing,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Do you mean I need to compile the uboot of LS1043aqds instead of LS1043ardb for LS1043argw board? Or do you mean i should insert the above code&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;EM&gt; } else if (fm_info_get_enet_if(port) == PHY_INTERFACE_MODE_XGMII &amp;amp;&amp;amp;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; port == FM1_10GEC1) {&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* XFI interface */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.phy_id = cpu_to_fdt32(port);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.duplex = cpu_to_fdt32(1);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.link_speed = cpu_to_fdt32(10000);&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; f_link.asym_pause = 0;&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; /* no PHY for XFI */&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_delprop(fdt, offset, "phy-handle");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop(fdt, offset, "fixed-link", &amp;amp;f_link, sizeof(f_link));&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; fdt_setprop_string(fdt, offset, "phy-connection-type", "xgmii");&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; }&lt;/EM&gt;&lt;BR /&gt;&lt;EM&gt;}&lt;/EM&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;into eth.c of ls1043ardb and compile? It's clear that this code is not in eth.c of ls1043ardb but in eth.c of ls1043aqds.&amp;nbsp; &lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;&lt;SPAN class=""&gt;&lt;/SPAN&gt;&lt;/P&gt;&lt;P&gt;The one I use as per original that shipped together with the reference design kit (RGW) is already in binary form. I do not know what it's compiled as, but i do suspect it's RDB's code. By default the SFP+ does not work to establish a link. I had thought at least the rgw that we bought comes with the code that has the SFP+ already working...&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;many thanks in helping...&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sun, 11 Feb 2018 15:58:35 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727586#M3063</guid>
      <dc:creator>klh</dc:creator>
      <dc:date>2018-02-11T15:58:35Z</dc:date>
    </item>
    <item>
      <title>Re: LS1043A-RGW-B 10G optical</title>
      <link>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727587#M3064</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi, this is my mdio list command in original software on LS1043a-rgw&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;A href="https://drive.google.com/open?id=1-VQf0nRRF7WN-yof2ufTlP5BkFglkGQU"&gt;mdio list&lt;/A&gt;&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 12 Feb 2018 02:52:55 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/LS1043A-RGW-B-10G-optical/m-p/727587#M3064</guid>
      <dc:creator>klh</dc:creator>
      <dc:date>2018-02-12T02:52:55Z</dc:date>
    </item>
  </channel>
</rss>

