<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic ls1028 pcie configuration in Layerscape</title>
    <link>https://community.nxp.com/t5/Layerscape/ls1028-pcie-configuration/m-p/1646487#M12418</link>
    <description>&lt;P&gt;Hello&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;As part of our bring-up affort on ls1028&lt;/P&gt;&lt;P&gt;we connected our custom fpga via pcie to M.2 connector (lane C/2 -&amp;nbsp; j16)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Relavant uboot log:&lt;/P&gt;&lt;P&gt;U-Boot 2018.03-00139-ge124969f47-dirty (Dec 20 2018 - 15:22:43 +0530)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;SoC:&amp;nbsp; LS1028AE Rev1.0 (0x870b0010)&lt;/P&gt;&lt;P&gt;Clock Configuration:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CPU0(A72):1300 MHz&amp;nbsp; CPU1(A72):1300 MHz&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;Bus:&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 400&amp;nbsp; MHz&amp;nbsp; DDR:&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 1600 MT/s&lt;/P&gt;&lt;P&gt;Reset Configuration Word (RCW):&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000000: 34004010 00000030 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000010: 00000000 008f0000 0030c000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000020: 006031a0 00002580 00000000 00003296&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000030: 00000000 00000010 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000040: 00000000 00000000 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000050: 00000000 00000000 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000060: 00000000 00000000 20067054 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000070: bb580000 00000000&lt;/P&gt;&lt;P&gt;Model: NXP Layerscape 1028a RDB Board&lt;/P&gt;&lt;P&gt;Board: LS1028AE Rev1.0-RDB, Version: C, boot from NOR&lt;/P&gt;&lt;P&gt;FPGA: v8 (RELEASED: RDB_2020_0330_1829)&lt;/P&gt;&lt;P&gt;SERDES1 Reference : Clock1 = 100.00MHz Clock2 = 100.00MHz&lt;/P&gt;&lt;P&gt;I2C:&amp;nbsp;&amp;nbsp; ready&lt;/P&gt;&lt;P&gt;DRAM:&amp;nbsp; Initializing DDR....&lt;/P&gt;&lt;P&gt;Detected UDIMM Fixed DDR on board&lt;/P&gt;&lt;P&gt;3.9 GiB&lt;/P&gt;&lt;P&gt;DDR&amp;nbsp;&amp;nbsp;&amp;nbsp; 3.9 GiB (DDR4, 32-bit, CL=11, ECC on)&lt;/P&gt;&lt;P&gt;PPA Firmware: Version LSDK-18.09&lt;/P&gt;&lt;P&gt;Using SERDES1 Protocol: 47960 (0xbb58)&lt;/P&gt;&lt;P&gt;PCIe0: pcie@3400000 Root Complex: no link&lt;/P&gt;&lt;P&gt;PCIe1: pcie@3500000 Root Complex: no link&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;STRONG&gt;My questions are:&lt;/STRONG&gt;&lt;/P&gt;&lt;P&gt;Do I need&amp;nbsp; to &amp;nbsp;enable any pcie related power settings?&lt;/P&gt;&lt;P&gt;Is led D14 &amp;nbsp;should be ON&amp;nbsp; (after uboot or after Linux boot):&lt;/P&gt;&lt;P&gt;from documentation:&lt;/P&gt;&lt;P&gt;led D14 &amp;nbsp;should be ON&amp;nbsp; when the M.2 card on J16 is powered properly and its transmitter is ready to transmit ;&lt;/P&gt;&lt;P&gt;currently it is OFF&lt;/P&gt;&lt;P&gt;Should I be able to see pcie card presence via STAT_PRES2 register ?&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Thank You&lt;/P&gt;</description>
    <pubDate>Mon, 08 May 2023 15:08:39 GMT</pubDate>
    <dc:creator>Alik_Y1</dc:creator>
    <dc:date>2023-05-08T15:08:39Z</dc:date>
    <item>
      <title>ls1028 pcie configuration</title>
      <link>https://community.nxp.com/t5/Layerscape/ls1028-pcie-configuration/m-p/1646487#M12418</link>
      <description>&lt;P&gt;Hello&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;As part of our bring-up affort on ls1028&lt;/P&gt;&lt;P&gt;we connected our custom fpga via pcie to M.2 connector (lane C/2 -&amp;nbsp; j16)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Relavant uboot log:&lt;/P&gt;&lt;P&gt;U-Boot 2018.03-00139-ge124969f47-dirty (Dec 20 2018 - 15:22:43 +0530)&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;SoC:&amp;nbsp; LS1028AE Rev1.0 (0x870b0010)&lt;/P&gt;&lt;P&gt;Clock Configuration:&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; CPU0(A72):1300 MHz&amp;nbsp; CPU1(A72):1300 MHz&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;Bus:&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 400&amp;nbsp; MHz&amp;nbsp; DDR:&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 1600 MT/s&lt;/P&gt;&lt;P&gt;Reset Configuration Word (RCW):&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000000: 34004010 00000030 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000010: 00000000 008f0000 0030c000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000020: 006031a0 00002580 00000000 00003296&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000030: 00000000 00000010 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000040: 00000000 00000000 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000050: 00000000 00000000 00000000 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000060: 00000000 00000000 20067054 00000000&lt;/P&gt;&lt;P&gt;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; 00000070: bb580000 00000000&lt;/P&gt;&lt;P&gt;Model: NXP Layerscape 1028a RDB Board&lt;/P&gt;&lt;P&gt;Board: LS1028AE Rev1.0-RDB, Version: C, boot from NOR&lt;/P&gt;&lt;P&gt;FPGA: v8 (RELEASED: RDB_2020_0330_1829)&lt;/P&gt;&lt;P&gt;SERDES1 Reference : Clock1 = 100.00MHz Clock2 = 100.00MHz&lt;/P&gt;&lt;P&gt;I2C:&amp;nbsp;&amp;nbsp; ready&lt;/P&gt;&lt;P&gt;DRAM:&amp;nbsp; Initializing DDR....&lt;/P&gt;&lt;P&gt;Detected UDIMM Fixed DDR on board&lt;/P&gt;&lt;P&gt;3.9 GiB&lt;/P&gt;&lt;P&gt;DDR&amp;nbsp;&amp;nbsp;&amp;nbsp; 3.9 GiB (DDR4, 32-bit, CL=11, ECC on)&lt;/P&gt;&lt;P&gt;PPA Firmware: Version LSDK-18.09&lt;/P&gt;&lt;P&gt;Using SERDES1 Protocol: 47960 (0xbb58)&lt;/P&gt;&lt;P&gt;PCIe0: pcie@3400000 Root Complex: no link&lt;/P&gt;&lt;P&gt;PCIe1: pcie@3500000 Root Complex: no link&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&lt;STRONG&gt;My questions are:&lt;/STRONG&gt;&lt;/P&gt;&lt;P&gt;Do I need&amp;nbsp; to &amp;nbsp;enable any pcie related power settings?&lt;/P&gt;&lt;P&gt;Is led D14 &amp;nbsp;should be ON&amp;nbsp; (after uboot or after Linux boot):&lt;/P&gt;&lt;P&gt;from documentation:&lt;/P&gt;&lt;P&gt;led D14 &amp;nbsp;should be ON&amp;nbsp; when the M.2 card on J16 is powered properly and its transmitter is ready to transmit ;&lt;/P&gt;&lt;P&gt;currently it is OFF&lt;/P&gt;&lt;P&gt;Should I be able to see pcie card presence via STAT_PRES2 register ?&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Thank You&lt;/P&gt;</description>
      <pubDate>Mon, 08 May 2023 15:08:39 GMT</pubDate>
      <guid>https://community.nxp.com/t5/Layerscape/ls1028-pcie-configuration/m-p/1646487#M12418</guid>
      <dc:creator>Alik_Y1</dc:creator>
      <dc:date>2023-05-08T15:08:39Z</dc:date>
    </item>
  </channel>
</rss>

