<?xml version="1.0" encoding="UTF-8"?>
<rss xmlns:content="http://purl.org/rss/1.0/modules/content/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:rdf="http://www.w3.org/1999/02/22-rdf-syntax-ns#" xmlns:taxo="http://purl.org/rss/1.0/modules/taxonomy/" version="2.0">
  <channel>
    <title>topic Re: MPC5606B error in 8-bit Microcontrollers</title>
    <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318514#M20847</link>
    <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Hi Ian ~&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I use a code wrrior 'CW for MCU v10.5'&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_MPC5606.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS5                21      /*Adc Channel 37*/&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS6                22      /*Adc Channel 38*/&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS7                23      /*Adc Channel 39*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Adc channel types values for NCMR and CTR Channel Type parameter */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define ADC_0_PRECISION_CHANNEL                   0       /* Precision channel */&lt;/P&gt;&lt;P&gt;#define ADC_0_EXTENDEDINT_CHANNEL                 1       /* Extended Internal channel */&lt;/P&gt;&lt;P&gt;#define ADC_0_EXTERNAL_CHANNEL                    2       /* External channel */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Adc channel values for NCMR or JCMR Channel Register */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Values for Precision Channels */&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP0                0x00000001      /*Adc Channel 0*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP1                0x00000002      /*Adc Channel 1*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP2                0x00000004      /*Adc Channel 2*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP3                0x00000008      /*Adc Channel 3*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP4                0x00000010      /*Adc Channel 4*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP5                0x00000020      /*Adc Channel 5*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP6                0x00000040      /*Adc Channel 6*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP7                0x00000080      /*Adc Channel 7*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP8                0x00000100      /*Adc Channel 8*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP9                0x00000200      /*Adc Channel 9*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP10               0x00000400      /*Adc Channel 10*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP11               0x00000800      /*Adc Channel 11*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP12               0x00001000      /*Adc Channel 12*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP13               0x00002000      /*Adc Channel 13*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP14               0x00004000      /*Adc Channel 14*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP15               0x00008000      /*Adc Channel 15*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Values fo Extended Internal Channels */&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS0                0x00000001      /*Adc Channel 32*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS1                0x00000002      /*Adc Channel 33*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS2                0x00000004      /*Adc Channel 34*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS3                0x00000008      /*Adc Channel 35*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS4                0x00000010      /*Adc Channel 36*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS5                0x00000020      /*Adc Channel 37*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS6                0x00000040      /*Adc Channel 38*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS7                0x00000080      /*Adc Channel 39*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt; /* PCR for GPIO */&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A0                             0&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A1                             1&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A2                             2&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A3                             3&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A4                             4&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A5                             5&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A6                             6&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A7                             7&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A8                             8&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A9                             9&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A10                    10&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D0                             48&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D1                             49&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D2                             50&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D3                             51&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D4                             52&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D5                             53&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D6                             54&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E0                             64&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E1                             65&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E2                             66&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E3                             67&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E4                             68&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E5                             69&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E6                             70&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E7                             71&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_G10                    106&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_ADC.c  :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#include "D_MPC5606B.h"&lt;/P&gt;&lt;P&gt;#include "D_ADC.h"&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/** Set an Adc channel as normal conversion channel **/&lt;/P&gt;&lt;P&gt;void vfnInit_NormalConversion_Adc(uint8_t u8ChannelType, uint32_t u32Channel) &lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;        &lt;/P&gt;&lt;P&gt;  ADC_0.MCR.R = 0x20000000;/* Initialize ADC0 for scan mode and allow cross triggering */&lt;/P&gt;&lt;P&gt;        ADC_0.CTR0[u8ChannelType].R = 0x00008606;   /* Conversion times for 32MHz ADClock */   ---&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.MCR.B.ADCLKSEL = 0;&lt;/P&gt;&lt;P&gt;        //ADC_0.NCMR0[u8ChannelType].R = ADC_0.NCMR0[u8ChannelType].R | u32Channel;   /* Set channel mask as normal conversion mask */&lt;/P&gt;&lt;P&gt;        ADC_0.NCMR0[u8ChannelType].R = 0;        ------------&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.NCMR0[u8ChannelType].R = ADC_0.NCMR0[u8ChannelType].R | u32Channel;   --&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.MCR.B.NSTART=1;                        /* Start Normal Conversion */  &lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_ADC.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#include "D_MPC5606B.h"&lt;/P&gt;&lt;P&gt;#include "typedefs.h"&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/**&lt;/P&gt;&lt;P&gt;  \brief        Initialize Adc in scan mode, Configure Adc clock to 32 MHz, set an Adc Channel from a channel type &lt;/P&gt;&lt;P&gt;                        as a Normal Conversion, and start conversions by settin NSTART to 1. &lt;/P&gt;&lt;P&gt;  \param        u8ChannelType: defined in Driver_MPC5604B.h as ADC_CHANNEL_TYPE_tag &lt;/P&gt;&lt;P&gt;                        u32Channel: defined in Driver_MPC5604B.h as ADC_CHANNEL_tag &lt;/P&gt;&lt;P&gt;  \return       nule&lt;/P&gt;&lt;P&gt;*/&lt;/P&gt;&lt;P&gt;void vfnInit_NormalConversion_Adc(uint8_t u8ChannelType,uint32_t u32Channel);&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;MPC5606B.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    /* Note the following CTR registers are NOT implemented as an array to */&lt;/P&gt;&lt;P&gt;    /*  try and maintain some concistency through the header file          */&lt;/P&gt;&lt;P&gt;    /*  (The registers are however identical)                              */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 0 (Base+0x0094) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)       */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t OFFSHIFT:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 1 (Base+0x0098) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)        */      &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:4;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 2 (Base+0x009C) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (Ext multiplexed channels)       */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:4;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR2;  &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;        vuint8_t ADC0_reserved5[4]; /* Reserved 4 bytes (Base+0x00A0-0x00A3) */&lt;/P&gt;&lt;P&gt;            &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;union { /* ADC0 Normal Conversion Mask 0 (Base+0x00A4) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)        */          &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :16;&lt;/P&gt;&lt;P&gt;            vuint32_t CH15:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH14:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH13:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH12:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH11:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH10:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH9:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH8:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH7:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH6:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH5:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH4:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH3:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH2:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH1:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH0:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Normal Conversion Mask 1 (Base+0x00A8) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)             */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :4;&lt;/P&gt;&lt;P&gt;            vuint32_t CH59:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH58:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH57:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH56:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH55:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH54:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH53:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH52:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH51:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH50:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH49:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH48:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH47:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH46:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH45:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH44:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH43:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH42:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH41:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH40:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH39:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH38:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH37:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH36:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH35:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH34:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH33:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH32:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Normal Conversion Mask 2 (Base+0x00AC) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (For external mux'd channels)   */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t CH95:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH94:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH93:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH92:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH91:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH90:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH89:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH88:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH87:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH86:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH85:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH84:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH83:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH82:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH81:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH80:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH79:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH78:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH77:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH76:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH75:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH74:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH73:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH72:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH71:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH70:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH69:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH68:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH67:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH66:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH65:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH64:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR2;   &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;vuint8_t ADC0_reserved6[4]; /* Reserved 4 bytes (Base+0x00B0-0x00B3) */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;  &lt;/P&gt;&lt;P&gt;  union { /* ADC0 Injected Conversion Mask0 (Base+0x00B4) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)                 */   &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :16;&lt;/P&gt;&lt;P&gt;            vuint32_t CH15:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH14:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH13:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH12:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH11:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH10:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH9:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH8:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH7:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH6:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH5:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH4:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH3:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH2:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH1:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH0:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Injected Conversion Mask1 (Base+0x00B8) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)              */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :4;&lt;/P&gt;&lt;P&gt;            vuint32_t CH59:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH58:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH57:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH56:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH55:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH54:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH53:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH52:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH51:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH50:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH49:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH48:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH47:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH46:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH45:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH44:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH43:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH42:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH41:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH40:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH39:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH38:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH37:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH36:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH35:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH34:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH33:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH32:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Injected Conversion Mask2 (Base+0x00BC) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (external mux'd channels)        */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;   vuint32_t CH95:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH94:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH93:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH92:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH91:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH90:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH89:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH88:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH87:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH86:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH85:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH84:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH83:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH82:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH81:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH80:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH79:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH78:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH77:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH76:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH75:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH74:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH73:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH72:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH71:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH70:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH69:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH68:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH67:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH66:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH65:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH64:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR2;&lt;/P&gt;&lt;P&gt;              &lt;/P&gt;&lt;P&gt;        &lt;/P&gt;&lt;P&gt;   vuint8_t ADC0_reserved7[4]; /* Reserved 4 bytes (Base+0x00C0-0x00C3) */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;ADC_CHANNEL_TYPE_tag -----&amp;gt; ?????  How can I tag??&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;error : Illegal operands 'volatile union' [ 'unsigned char'   ----&amp;gt;&amp;gt; What mean?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I don't know.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Help me please.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
    <pubDate>Sat, 12 Jul 2014 04:11:11 GMT</pubDate>
    <dc:creator>khaleadpark</dc:creator>
    <dc:date>2014-07-12T04:11:11Z</dc:date>
    <item>
      <title>MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318512#M20845</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Hi.&amp;nbsp; I have TRK-MPC 5606B board.&lt;/P&gt;&lt;P&gt;I have a problem. &lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Error:&lt;/P&gt;&lt;P&gt;Illigal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Code:&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;void vfnInit_normalconversion_adc(unit8_t u8ChannelType, unit32_t u32Channel)&lt;/P&gt;&lt;P&gt;{ &lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;ADC_0.CTR0[u8ChannelType].R = 0x00008606;&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;.......&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;[u8ChannelType] → error&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Please help me.&amp;nbsp; Please.....&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Thank you.&lt;/P&gt;&lt;P style="min-height: 8pt; padding: 0px;"&gt;&amp;nbsp;&lt;/P&gt;&lt;P&gt;Khaled&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Thu, 10 Jul 2014 13:36:06 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318512#M20845</guid>
      <dc:creator>khaleadpark</dc:creator>
      <dc:date>2014-07-10T13:36:06Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318513#M20846</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Khalead,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I'm not sure if this lines makes sense?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; ADC_0.CTR0[u8ChannelType].R = 0x00008606;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;From the reference manual there are 3 CTR registers, were you meaning?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; ADC_0.CTR[u8ChannelType].R = 0x00008606;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Can you tell us what exactly you are trying to achieve with that line?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Ian&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Fri, 11 Jul 2014 08:03:36 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318513#M20846</guid>
      <dc:creator>iansmusical</dc:creator>
      <dc:date>2014-07-11T08:03:36Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318514#M20847</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Hi Ian ~&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I use a code wrrior 'CW for MCU v10.5'&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_MPC5606.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS5                21      /*Adc Channel 37*/&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS6                22      /*Adc Channel 38*/&lt;/P&gt;&lt;P&gt;#define CTU_CHANNEL_ANS7                23      /*Adc Channel 39*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Adc channel types values for NCMR and CTR Channel Type parameter */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define ADC_0_PRECISION_CHANNEL                   0       /* Precision channel */&lt;/P&gt;&lt;P&gt;#define ADC_0_EXTENDEDINT_CHANNEL                 1       /* Extended Internal channel */&lt;/P&gt;&lt;P&gt;#define ADC_0_EXTERNAL_CHANNEL                    2       /* External channel */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Adc channel values for NCMR or JCMR Channel Register */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Values for Precision Channels */&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP0                0x00000001      /*Adc Channel 0*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP1                0x00000002      /*Adc Channel 1*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP2                0x00000004      /*Adc Channel 2*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP3                0x00000008      /*Adc Channel 3*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP4                0x00000010      /*Adc Channel 4*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP5                0x00000020      /*Adc Channel 5*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP6                0x00000040      /*Adc Channel 6*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP7                0x00000080      /*Adc Channel 7*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP8                0x00000100      /*Adc Channel 8*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP9                0x00000200      /*Adc Channel 9*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP10               0x00000400      /*Adc Channel 10*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP11               0x00000800      /*Adc Channel 11*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP12               0x00001000      /*Adc Channel 12*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP13               0x00002000      /*Adc Channel 13*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP14               0x00004000      /*Adc Channel 14*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANP15               0x00008000      /*Adc Channel 15*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/* Values fo Extended Internal Channels */&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS0                0x00000001      /*Adc Channel 32*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS1                0x00000002      /*Adc Channel 33*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS2                0x00000004      /*Adc Channel 34*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS3                0x00000008      /*Adc Channel 35*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS4                0x00000010      /*Adc Channel 36*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS5                0x00000020      /*Adc Channel 37*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS6                0x00000040      /*Adc Channel 38*/&lt;/P&gt;&lt;P&gt;#define ADC_0_CHANNEL_ANS7                0x00000080      /*Adc Channel 39*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt; /* PCR for GPIO */&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A0                             0&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A1                             1&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A2                             2&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A3                             3&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A4                             4&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A5                             5&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A6                             6&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A7                             7&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A8                             8&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A9                             9&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_A10                    10&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D0                             48&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D1                             49&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D2                             50&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D3                             51&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D4                             52&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D5                             53&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_D6                             54&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E0                             64&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E1                             65&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E2                             66&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E3                             67&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E4                             68&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E5                             69&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E6                             70&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_E7                             71&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#define GPIO_PIN_G10                    106&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_ADC.c  :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#include "D_MPC5606B.h"&lt;/P&gt;&lt;P&gt;#include "D_ADC.h"&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/** Set an Adc channel as normal conversion channel **/&lt;/P&gt;&lt;P&gt;void vfnInit_NormalConversion_Adc(uint8_t u8ChannelType, uint32_t u32Channel) &lt;/P&gt;&lt;P&gt;{&lt;/P&gt;&lt;P&gt;        &lt;/P&gt;&lt;P&gt;  ADC_0.MCR.R = 0x20000000;/* Initialize ADC0 for scan mode and allow cross triggering */&lt;/P&gt;&lt;P&gt;        ADC_0.CTR0[u8ChannelType].R = 0x00008606;   /* Conversion times for 32MHz ADClock */   ---&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.MCR.B.ADCLKSEL = 0;&lt;/P&gt;&lt;P&gt;        //ADC_0.NCMR0[u8ChannelType].R = ADC_0.NCMR0[u8ChannelType].R | u32Channel;   /* Set channel mask as normal conversion mask */&lt;/P&gt;&lt;P&gt;        ADC_0.NCMR0[u8ChannelType].R = 0;        ------------&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.NCMR0[u8ChannelType].R = ADC_0.NCMR0[u8ChannelType].R | u32Channel;   --&amp;gt; error : Illegal operands 'volatile union' [ 'unsigned char'&lt;/P&gt;&lt;P&gt;        ADC_0.MCR.B.NSTART=1;                        /* Start Normal Conversion */  &lt;/P&gt;&lt;P&gt;}&lt;/P&gt;&lt;P&gt; &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;D_ADC.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;#include "D_MPC5606B.h"&lt;/P&gt;&lt;P&gt;#include "typedefs.h"&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;/**&lt;/P&gt;&lt;P&gt;  \brief        Initialize Adc in scan mode, Configure Adc clock to 32 MHz, set an Adc Channel from a channel type &lt;/P&gt;&lt;P&gt;                        as a Normal Conversion, and start conversions by settin NSTART to 1. &lt;/P&gt;&lt;P&gt;  \param        u8ChannelType: defined in Driver_MPC5604B.h as ADC_CHANNEL_TYPE_tag &lt;/P&gt;&lt;P&gt;                        u32Channel: defined in Driver_MPC5604B.h as ADC_CHANNEL_tag &lt;/P&gt;&lt;P&gt;  \return       nule&lt;/P&gt;&lt;P&gt;*/&lt;/P&gt;&lt;P&gt;void vfnInit_NormalConversion_Adc(uint8_t u8ChannelType,uint32_t u32Channel);&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;MPC5606B.h :&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    /* Note the following CTR registers are NOT implemented as an array to */&lt;/P&gt;&lt;P&gt;    /*  try and maintain some concistency through the header file          */&lt;/P&gt;&lt;P&gt;    /*  (The registers are however identical)                              */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 0 (Base+0x0094) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)       */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t OFFSHIFT:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 1 (Base+0x0098) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)        */      &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:4;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Conversion Timing 2 (Base+0x009C) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (Ext multiplexed channels)       */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t:16;&lt;/P&gt;&lt;P&gt;            vuint32_t INPLATCH:1;&lt;/P&gt;&lt;P&gt;            vuint32_t:4;&lt;/P&gt;&lt;P&gt;            vuint32_t INPCMP:2;&lt;/P&gt;&lt;P&gt;            vuint32_t:1;&lt;/P&gt;&lt;P&gt;            vuint32_t INPSAMP:8;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } CTR2;  &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;        vuint8_t ADC0_reserved5[4]; /* Reserved 4 bytes (Base+0x00A0-0x00A3) */&lt;/P&gt;&lt;P&gt;            &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;union { /* ADC0 Normal Conversion Mask 0 (Base+0x00A4) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)        */          &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :16;&lt;/P&gt;&lt;P&gt;            vuint32_t CH15:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH14:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH13:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH12:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH11:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH10:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH9:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH8:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH7:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH6:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH5:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH4:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH3:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH2:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH1:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH0:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Normal Conversion Mask 1 (Base+0x00A8) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)             */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :4;&lt;/P&gt;&lt;P&gt;            vuint32_t CH59:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH58:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH57:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH56:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH55:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH54:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH53:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH52:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH51:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH50:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH49:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH48:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH47:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH46:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH45:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH44:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH43:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH42:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH41:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH40:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH39:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH38:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH37:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH36:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH35:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH34:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH33:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH32:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Normal Conversion Mask 2 (Base+0x00AC) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (For external mux'd channels)   */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t CH95:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH94:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH93:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH92:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH91:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH90:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH89:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH88:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH87:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH86:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH85:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH84:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH83:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH82:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH81:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH80:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH79:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH78:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH77:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH76:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH75:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH74:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH73:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH72:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH71:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH70:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH69:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH68:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH67:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH66:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH65:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH64:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } NCMR2;   &lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;vuint8_t ADC0_reserved6[4]; /* Reserved 4 bytes (Base+0x00B0-0x00B3) */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;  &lt;/P&gt;&lt;P&gt;  union { /* ADC0 Injected Conversion Mask0 (Base+0x00B4) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (precision channels)                 */   &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :16;&lt;/P&gt;&lt;P&gt;            vuint32_t CH15:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH14:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH13:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH12:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH11:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH10:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH9:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH8:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH7:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH6:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH5:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH4:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH3:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH2:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH1:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH0:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR0;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Injected Conversion Mask1 (Base+0x00B8) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (standard channels)              */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;            vuint32_t :4;&lt;/P&gt;&lt;P&gt;            vuint32_t CH59:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH58:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH57:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH56:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH55:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH54:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH53:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH52:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH51:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH50:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH49:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH48:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH47:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH46:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH45:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH44:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH43:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH42:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH41:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH40:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH39:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH38:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH37:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH36:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH35:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH34:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH33:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH32:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR1;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;    union { /* ADC0 Injected Conversion Mask2 (Base+0x00BC) */&lt;/P&gt;&lt;P&gt;        vuint32_t R; /*      (external mux'd channels)        */       &lt;/P&gt;&lt;P&gt;        struct {&lt;/P&gt;&lt;P&gt;   vuint32_t CH95:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH94:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH93:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH92:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH91:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH90:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH89:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH88:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH87:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH86:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH85:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH84:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH83:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH82:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH81:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH80:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH79:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH78:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH77:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH76:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH75:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH74:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH73:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH72:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH71:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH70:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH69:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH68:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH67:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH66:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH65:1;&lt;/P&gt;&lt;P&gt;            vuint32_t CH64:1;&lt;/P&gt;&lt;P&gt;        } B;&lt;/P&gt;&lt;P&gt;    } JCMR2;&lt;/P&gt;&lt;P&gt;              &lt;/P&gt;&lt;P&gt;        &lt;/P&gt;&lt;P&gt;   vuint8_t ADC0_reserved7[4]; /* Reserved 4 bytes (Base+0x00C0-0x00C3) */&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;ADC_CHANNEL_TYPE_tag -----&amp;gt; ?????  How can I tag??&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;error : Illegal operands 'volatile union' [ 'unsigned char'   ----&amp;gt;&amp;gt; What mean?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I don't know.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Help me please.&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 12 Jul 2014 04:11:11 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318514#M20847</guid>
      <dc:creator>khaleadpark</dc:creator>
      <dc:date>2014-07-12T04:11:11Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318515#M20848</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Why do errors occur?&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I don't know....&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 12 Jul 2014 04:13:14 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318515#M20848</guid>
      <dc:creator>khaleadpark</dc:creator>
      <dc:date>2014-07-12T04:13:14Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318516#M20849</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;Freescale Cup car-related code.&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 12 Jul 2014 04:17:45 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318516#M20849</guid>
      <dc:creator>khaleadpark</dc:creator>
      <dc:date>2014-07-12T04:17:45Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318517#M20850</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;DIV&gt;&lt;P&gt;/**&lt;/P&gt;&lt;P&gt;  \brief        Initialize Adc in scan mode, Configure Adc clock to 32 MHz, set an Adc Channel from a channel type&lt;/P&gt;&lt;P&gt;                        as a Normal Conversion, and start conversions by settin NSTART to 1.&lt;/P&gt;&lt;P&gt;  \param        u8ChannelType: defined in Driver_MPC5604B.h as ADC_CHANNEL_TYPE_tag&lt;/P&gt;&lt;P&gt;                        u32Channel: defined in Driver_MPC5604B.h as ADC_CHANNEL_tag&lt;/P&gt;&lt;P&gt;  \return       nule&lt;/P&gt;&lt;P&gt;*/&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Driver_MPC5604B.h = D_MPC5606B.h&lt;/P&gt;&lt;/DIV&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sat, 12 Jul 2014 08:15:40 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318517#M20850</guid>
      <dc:creator>khaleadpark</dc:creator>
      <dc:date>2014-07-12T08:15:40Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318518#M20851</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Khalead,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks for all the information but I think the error:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&amp;nbsp; Illegal operands 'volatile union' [ 'unsigned char'&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;is trying to say that the CTR0/1/2 registers can't be accessed as an array with u8ChannelType as the index. In fact the text:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&amp;nbsp; &lt;EM&gt;/* Note the following CTR registers are NOT implemented as an array to */&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&amp;nbsp; /*&amp;nbsp; try and maintain some concistency through the header file&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; */&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&amp;nbsp; /*&amp;nbsp; (The registers are however identical)&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp;&amp;nbsp; */&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;kind of backs this up!&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I work with the PPC MPC55xx, 56xx and 57xx daily but I don't use the Freescale header file with all the registers defined, so I could be wrong with the interpretation of the error you are seeing!&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;I'll check my implementation when I'm at work on Monday :-)&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Ian&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Sun, 13 Jul 2014 06:32:19 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318518#M20851</guid>
      <dc:creator>iansmusical</dc:creator>
      <dc:date>2014-07-13T06:32:19Z</dc:date>
    </item>
    <item>
      <title>Re: MPC5606B error</title>
      <link>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318519#M20852</link>
      <description>&lt;HTML&gt;&lt;HEAD&gt;&lt;/HEAD&gt;&lt;BODY&gt;&lt;P&gt;Hi Khalead,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;This is the implementation I use:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;#define ADC_0_CTR&amp;nbsp;&amp;nbsp;&amp;nbsp; (*(volatile unsigned long *) 0x&amp;lt;register address&amp;gt;UL)&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;And then perhaps something like:&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;int index;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;volatile unsigned long *adc_ctr = &amp;amp;ADC_0_CTR;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;for (index = 0; index &amp;lt; 3; index++) {&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;&amp;nbsp; adc_ctr[index] = &amp;lt;value&amp;gt;;&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;EM&gt;}&lt;/EM&gt;&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Hope it helps :-)&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Thanks,&lt;/P&gt;&lt;P&gt;&lt;/P&gt;&lt;P&gt;Ian&lt;/P&gt;&lt;/BODY&gt;&lt;/HTML&gt;</description>
      <pubDate>Mon, 14 Jul 2014 11:25:07 GMT</pubDate>
      <guid>https://community.nxp.com/t5/8-bit-Microcontrollers/MPC5606B-error/m-p/318519#M20852</guid>
      <dc:creator>iansmusical</dc:creator>
      <dc:date>2014-07-14T11:25:07Z</dc:date>
    </item>
  </channel>
</rss>

