root@neuralplex:~# cat /sys/kernel/debug/clk/clk_summary enable prepare protect duty hardware clock count count count rate accuracy phase cycle enable ------------------------------------------------------------------------------------------------------- hdmi_rx_i2s_clk 0 0 0 0 0 0 50000 Y hdmi_rx_spdif_clk 0 0 0 0 0 0 50000 Y hdmi_rx_pwm_clk 0 0 0 0 0 0 50000 Y hdmi_rx_i2c0_clk 0 0 0 24000000 0 0 50000 Y hdmi_rx_bypass_clk 0 0 0 0 0 0 50000 Y hdmi_rx_spdif_bypass_clk 0 0 0 0 0 0 50000 Y hdmi_rx_i2s_bypass_clk 0 0 0 0 0 0 50000 Y hdmi_i2s_clk 0 0 0 0 0 0 50000 Y hdmi_i2s_bypass_clk 0 0 0 0 0 0 50000 Y hdmi_hdp_core_clk 0 0 0 200000000 0 0 50000 Y hdmi_i2c0_clk 0 0 0 24000000 0 0 50000 Y hdmi_ipg_clk 0 0 0 100000000 0 0 50000 Y hdmi_av_pll_clk 0 0 0 0 0 0 50000 Y hdmi_dig_pll_clk 0 0 0 800000000 0 0 50000 Y cm41_i2c_div 0 0 0 24000000 0 0 50000 Y cm41_lpcg_i2c_clk 0 0 0 24000000 0 0 50000 ? cm40_i2c_div 0 0 0 0 0 0 50000 Y gpu_shader1_clk 0 0 0 996000000 0 0 50000 Y gpu_core1_clk 0 0 0 798000000 0 0 50000 Y gpu_shader0_clk 0 0 0 996000000 0 0 50000 Y gpu_core0_clk 0 0 0 798000000 0 0 50000 Y mipi_csi1_pwm0_clk 0 0 0 0 0 0 50000 Y mipi_csi1_i2c0_clk 0 0 0 24000000 0 0 50000 Y mipi_csi1_esc_clk 0 0 0 72000000 0 0 50000 Y csi1_lpcg_esc_clk 0 0 0 72000000 0 0 50000 ? mipi_csi1_core_clk 0 0 0 360000000 0 0 50000 Y csi1_lpcg_core_clk 0 0 0 360000000 0 0 50000 ? mipi_csi0_pwm0_clk 0 0 0 0 0 0 50000 Y mipi_csi0_i2c0_clk 0 0 0 24000000 0 0 50000 Y mipi_csi0_esc_clk 0 0 0 72000000 0 0 50000 Y csi0_lpcg_esc_clk 0 0 0 72000000 0 0 50000 ? mipi_csi0_core_clk 0 0 0 360000000 0 0 50000 Y csi0_lpcg_core_clk 0 0 0 360000000 0 0 50000 ? lvds1_pwm0_clk 0 0 0 24000000 0 0 50000 Y lvds1_pwm_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds1_i2c0_clk 0 0 0 24000000 0 0 50000 Y lvds1_i2c1_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds1_i2c0_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds0_pwm0_clk 0 0 0 24000000 0 0 50000 Y lvds0_pwm_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds0_i2c0_clk 0 0 0 24000000 0 0 50000 Y lvds0_i2c1_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds0_i2c0_lpcg_clk 0 0 0 24000000 0 0 50000 ? mipi1_pwm0_clk 0 0 0 24000000 0 0 50000 Y mipi1_i2c1_clk 0 0 0 39272727 0 0 50000 Y mipi1_i2c1_lpcg_clk 0 0 0 39272727 0 0 50000 ? mipi1_i2c0_clk 0 0 0 39272727 0 0 50000 Y mipi1_i2c0_lpcg_clk 0 0 0 39272727 0 0 50000 ? lvds1_bypass_clk 0 0 0 0 0 0 50000 Y mipi1_pixel_clk 0 0 0 24000000 0 0 50000 Y mipi1_bypass_clk 0 0 0 24000000 0 0 50000 Y mipi0_pwm0_clk 0 0 0 24000000 0 0 50000 Y mipi0_i2c1_clk 0 0 0 39272727 0 0 50000 Y mipi0_i2c1_lpcg_clk 0 0 0 39272727 0 0 50000 ? mipi0_i2c0_clk 0 0 0 24000000 0 0 50000 Y mipi0_i2c0_lpcg_clk 0 0 0 24000000 0 0 50000 ? lvds0_bypass_clk 0 0 0 0 0 0 50000 Y mipi0_pixel_clk 1 1 0 79000000 0 0 50000 Y mipi0_bypass_clk 1 1 0 79000000 0 0 50000 Y dc1_bypass1_clk 0 0 0 24000000 0 0 50000 Y dc1_bypass0_clk 0 0 0 24000000 0 0 50000 Y dc1_pll1_clk 0 0 0 0 0 0 50000 Y dc1_disp1_clk 0 0 0 0 0 0 50000 Y dc1_disp1_lpcg_clk 0 0 0 0 0 0 50000 ? dc1_pll0_clk 0 0 0 0 0 0 50000 Y dc1_disp0_clk 0 0 0 0 0 0 50000 Y dc1_disp0_lpcg_clk 0 0 0 0 0 0 50000 ? dc0_bypass1_clk 0 0 0 24000000 0 0 50000 Y dc0_bypass0_clk 0 0 0 790000000 0 0 50000 Y dc0_pll1_clk 0 0 0 0 0 0 50000 Y dc0_disp1_clk 0 0 0 0 0 0 50000 Y dc0_disp1_lpcg_clk 0 0 0 0 0 0 50000 ? dc0_pll0_clk 2 2 0 790000000 0 0 50000 Y dc0_disp0_clk 2 2 0 79000000 0 0 50000 Y dc0_disp0_lpcg_clk 1 1 0 79000000 0 0 50000 ? usb3_lpm_div 1 1 0 12000000 0 0 50000 Y usb3_lpm_clk 1 1 0 12000000 0 0 50000 ? usb3_bus_div 1 1 0 250000000 0 0 50000 Y usb3_aclk 1 1 0 250000000 0 0 50000 ? usb3_aclk_div 1 1 0 125000000 0 0 50000 Y usb3_app_clk 1 1 0 125000000 0 0 50000 ? gpmi_bch_clk 0 0 0 333333333 0 0 50000 Y bch_clk 0 0 0 333333333 0 0 50000 ? gpmi_io_clk 0 0 0 500000000 0 0 50000 Y gpmi_clk 0 0 0 500000000 0 0 50000 ? enet1_bypass_clk 0 0 0 24000000 0 0 50000 Y enet1_root_clk 0 0 0 125000000 0 0 50000 Y enet1_lpcg_txc_sampling_clk 0 0 0 125000000 0 0 50000 ? enet1_lpcg_timer_clk 0 0 0 125000000 0 0 50000 ? enet1_ref_div 0 0 0 125000000 0 0 50000 Y enet1_rgmii_txc_sel 0 0 0 125000000 0 0 50000 Y enet1_lpcg_rgmii_txc_clk 0 0 0 125000000 0 0 50000 ? enet1_rgmii_rx_clk 0 0 0 24000000 0 0 50000 Y enet0_rgmii_rx_clk 0 0 0 24000000 0 0 50000 Y enet0_bypass_clk 0 0 0 24000000 0 0 50000 Y enet0_root_clk 2 2 0 250000000 0 0 50000 Y enet0_lpcg_txc_sampling_clk 0 0 0 250000000 0 0 50000 ? enet0_lpcg_timer_clk 1 1 0 250000000 0 0 50000 ? enet0_ref_div 1 1 0 125000000 0 0 50000 Y enet0_rgmii_txc_sel 1 1 0 125000000 0 0 50000 Y enet0_lpcg_rgmii_txc_clk 1 1 0 125000000 0 0 50000 ? sdhc2_clk 0 0 0 396000000 0 0 50000 Y sdhc2_lpcg_per_clk 0 0 0 396000000 0 0 50000 ? sdhc1_clk 0 0 0 198000000 0 0 50000 Y sdhc1_lpcg_per_clk 0 0 0 198000000 0 0 50000 ? sdhc0_clk 0 0 0 396000000 0 0 50000 Y sdhc0_lpcg_per_clk 0 0 0 396000000 0 0 50000 ? audio_rec_clk1_clk 0 0 0 12288000 0 0 50000 Y aud_rec_clk1_lpcg_clk 0 0 0 12288000 0 0 50000 ? audio_rec_clk0_clk 1 1 0 24576000 0 0 50000 Y aud_rec_clk0_lpcg_clk 1 1 0 24576000 0 0 50000 ? acm_aud_clk0_sel 0 0 0 24576000 0 0 50000 Y acm_aud_clk1_sel 0 0 0 24576000 0 0 50000 Y acm_mclkout0_sel 1 1 0 24576000 0 0 50000 Y mclkout0_lpcg_clk 1 1 0 24576000 0 0 50000 ? acm_mclkout1_sel 0 0 0 24576000 0 0 50000 Y mclkout1_lpcg_clk 0 0 0 24576000 0 0 50000 ? audio_pll_div_clk1_clk 0 0 0 98304000 0 0 50000 Y aud_pll_div_clk1_lpcg_clk 0 0 0 98304000 0 0 50000 ? acm_sai7_mclk_sel 0 0 0 98304000 0 0 50000 Y sai7_lpcg_mclk 0 0 0 98304000 0 0 50000 ? acm_sai6_mclk_sel 0 0 0 98304000 0 0 50000 Y sai6_lpcg_mclk 0 0 0 98304000 0 0 50000 ? audio_pll_div_clk0_clk 0 0 0 49152000 0 0 50000 Y aud_pll_div_clk0_lpcg_clk 0 0 0 49152000 0 0 50000 ? acm_esai0_mclk_sel 0 0 0 49152000 0 0 50000 Y esai0_lpcg_extal_clk 0 0 0 49152000 0 0 50000 ? acm_esai1_mclk_sel 0 0 0 49152000 0 0 50000 Y esai1_lpcg_extal_clk 0 0 0 49152000 0 0 50000 ? acm_sai0_mclk_sel 0 0 0 49152000 0 0 50000 Y sai0_lpcg_mclk 0 0 0 49152000 0 0 50000 ? acm_sai1_mclk_sel 0 0 0 49152000 0 0 50000 Y sai1_lpcg_mclk 0 0 0 49152000 0 0 50000 ? acm_sai2_mclk_sel 0 0 0 49152000 0 0 50000 Y sai2_lpcg_mclk 0 0 0 49152000 0 0 50000 ? acm_sai3_mclk_sel 0 0 0 49152000 0 0 50000 Y sai3_lpcg_mclk 0 0 0 49152000 0 0 50000 ? acm_sai4_mclk_sel 0 0 0 49152000 0 0 50000 Y acm_sai5_mclk_sel 0 0 0 49152000 0 0 50000 Y acm_spdif0_mclk_sel 0 0 0 49152000 0 0 50000 Y spdif0_lpcg_tx_clk 0 0 0 49152000 0 0 50000 ? acm_spdif1_mclk_sel 0 0 0 49152000 0 0 50000 Y acm_mqs_mclk_sel 0 0 0 49152000 0 0 50000 Y mqs0_lpcg_mclk 0 0 0 49152000 0 0 50000 ? audio_pll1_clk 0 0 0 786432000 0 0 50000 Y audio_pll0_clk 0 0 0 786432000 0 0 50000 Y adc1_clk 0 0 0 0 0 0 50000 Y adc1_lpcg_clk 0 0 0 0 0 0 50000 ? adc0_clk 0 0 0 0 0 0 50000 Y adc0_lpcg_clk 0 0 0 0 0 0 50000 ? ftm1_clk 0 0 0 0 0 0 50000 Y ftm0_clk 0 0 0 0 0 0 50000 Y i2c4_clk 0 0 0 24000000 0 0 50000 Y i2c4_lpcg_clk 0 0 0 24000000 0 0 50000 ? i2c3_clk 0 0 0 0 0 0 50000 Y i2c3_lpcg_clk 0 0 0 0 0 0 50000 ? i2c2_clk 0 0 0 0 0 0 50000 Y i2c2_lpcg_clk 0 0 0 0 0 0 50000 ? i2c1_clk 0 0 0 0 0 0 50000 Y i2c1_lpcg_clk 0 0 0 0 0 0 50000 ? i2c0_clk 0 0 0 24000000 0 0 50000 Y i2c0_lpcg_clk 0 0 0 24000000 0 0 50000 ? can2_clk 1 1 0 40000000 0 0 50000 Y can2_lpcg_pe_clk 1 1 0 40000000 0 0 50000 ? can1_clk 1 1 0 40000000 0 0 50000 Y can1_lpcg_pe_clk 1 1 0 40000000 0 0 50000 ? can0_clk 1 1 0 40000000 0 0 50000 Y can0_lpcg_pe_clk 1 1 0 40000000 0 0 50000 ? spi3_clk 0 0 0 60000000 0 0 50000 Y spi3_lpcg_clk 0 0 0 60000000 0 0 50000 ? spi2_clk 0 0 0 0 0 0 50000 Y spi2_lpcg_clk 0 0 0 0 0 0 50000 ? spi1_clk 0 0 0 60000000 0 0 50000 Y spi1_lpcg_clk 0 0 0 60000000 0 0 50000 ? spi0_clk 0 0 0 0 0 0 50000 Y spi0_lpcg_clk 0 0 0 0 0 0 50000 ? sim0_clk 0 0 0 0 0 0 50000 Y emvsim0_lpcg_clk 0 0 0 0 0 0 50000 ? uart4_clk 0 0 0 0 0 0 50000 Y uart4_lpcg_baud_clk 0 0 0 0 0 0 50000 ? uart3_clk 0 0 0 0 0 0 50000 Y uart3_lpcg_baud_clk 0 0 0 0 0 0 50000 ? uart2_clk 0 0 0 0 0 0 50000 Y uart2_lpcg_baud_clk 0 0 0 0 0 0 50000 ? uart1_clk 0 0 0 80000000 0 0 50000 Y uart1_lpcg_baud_clk 0 0 0 80000000 0 0 50000 ? uart0_clk 1 1 0 80000000 0 0 50000 Y uart0_lpcg_baud_clk 1 1 0 80000000 0 0 50000 ? fspi1_clk 0 0 0 0 0 0 50000 Y fspi0_clk 0 0 0 0 0 0 50000 Y gpt4_clk 0 0 0 0 0 0 50000 Y gpt3_clk 0 0 0 0 0 0 50000 Y gpt2_clk 0 0 0 0 0 0 50000 Y gpt1_clk 0 0 0 0 0 0 50000 Y pwm7_clk 0 0 0 0 0 0 50000 Y pwm7_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm7_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm7_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm7_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm6_clk 0 0 0 0 0 0 50000 Y pwm6_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm6_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm6_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm6_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm5_clk 0 0 0 0 0 0 50000 Y pwm5_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm5_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm5_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm5_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm4_clk 0 0 0 0 0 0 50000 Y pwm4_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm4_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm4_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm4_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm3_clk 0 0 0 0 0 0 50000 Y pwm3_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm3_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm3_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm3_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm2_clk 0 0 0 0 0 0 50000 Y pwm2_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm2_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm2_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm2_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm1_clk 0 0 0 0 0 0 50000 Y pwm1_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm1_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm1_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm1_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? pwm0_clk 0 0 0 0 0 0 50000 Y pwm0_lpcg_ipg_mstr_clk 0 0 0 0 0 0 50000 ? pwm0_lpcg_ipg_s_clk 0 0 0 0 0 0 50000 ? pwm0_lpcg_ipg_hf_clk 0 0 0 0 0 0 50000 ? pwm0_lpcg_ipg_clk 0 0 0 0 0 0 50000 ? a72_clk 0 0 0 600000000 0 0 50000 Y a53_clk 0 0 0 896000000 0 0 50000 Y hdmi_rx_mclk 0 0 0 0 0 0 50000 Y sai6_rx_bclk 0 0 0 0 0 0 50000 Y sai5_tx_bclk 0 0 0 0 0 0 50000 Y sai4_rx_bclk 0 0 0 0 0 0 50000 Y acm_asrc0_mclk_sel 0 0 0 0 0 0 50000 Y sai3_rx_bclk 0 0 0 0 0 0 50000 Y sai2_rx_bclk 0 0 0 0 0 0 50000 Y sai1_tx_bclk 0 0 0 0 0 0 50000 Y sai1_rx_bclk 0 0 0 0 0 0 50000 Y sai0_tx_bclk 0 0 0 0 0 0 50000 Y sai0_rx_bclk 0 0 0 0 0 0 50000 Y spdif1_rx 0 0 0 0 0 0 50000 Y spdif0_rx 0 0 0 0 0 0 50000 Y esai1_tx_hf_clk 0 0 0 0 0 0 50000 Y esai1_tx_clk 0 0 0 0 0 0 50000 Y esai1_rx_hf_clk 0 0 0 0 0 0 50000 Y esai1_rx_clk 0 0 0 0 0 0 50000 Y esai0_tx_hf_clk 0 0 0 0 0 0 50000 Y esai0_tx_clk 0 0 0 0 0 0 50000 Y esai0_rx_hf_clk 0 0 0 0 0 0 50000 Y esai0_rx_clk 0 0 0 0 0 0 50000 Y ext_aud_mclk1 0 0 0 0 0 0 50000 Y ext_aud_mclk0 0 0 0 0 0 0 50000 Y can4m 0 0 0 4000000 0 0 50000 Y mipi_pll_div2_clk 2 2 0 432000000 0 0 50000 Y mipi0_dsi_rx_esc_clk 0 0 0 72000000 0 0 50000 Y mipi0_dsi_tx_esc_clk 1 1 0 18000000 0 0 50000 Y mipi0_dsi_phy_clk 1 1 0 27000000 0 0 50000 Y mipi1_dsi_phy_clk 0 0 0 27000000 0 0 50000 Y dsi_ipg_clk 1 1 0 120000000 0 0 50000 Y mipi1_i2c1_lpcg_ipg_s_clk 0 0 0 120000000 0 0 50000 ? mipi1_i2c1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? mipi1_i2c0_lpcg_ipg_s_clk 0 0 0 120000000 0 0 50000 ? mipi1_i2c0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? mipi1_lis_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? mipi0_i2c1_lpcg_ipg_s_clk 0 0 0 120000000 0 0 50000 ? mipi0_i2c1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? mipi0_i2c0_lpcg_ipg_s_clk 0 0 0 120000000 0 0 50000 ? mipi0_i2c0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? mipi0_lis_lpcg_ipg_clk 1 1 0 120000000 0 0 50000 ? lvds1_ipg_clk 0 0 0 24000000 0 0 50000 Y lvds1_i2c1_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds1_i2c0_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds1_pwm_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds1_lis_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds0_ipg_clk 0 0 0 24000000 0 0 50000 Y lvds0_i2c1_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds0_i2c0_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds0_pwm_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? lvds0_lis_lpcg_ipg_clk 0 0 0 24000000 0 0 50000 ? dc1_axi_ext_clk 13 13 0 800000000 0 0 50000 Y dc1_prg8_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg7_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg6_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg5_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg4_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg3_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_rtram1_lpcg_clk 3 3 0 800000000 0 0 50000 ? dc1_dpr1_lpcg_b_clk 3 3 0 800000000 0 0 50000 ? dc1_prg2_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg1_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_prg0_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc1_rtram0_lpcg_clk 3 3 0 800000000 0 0 50000 ? dc1_dpr0_lpcg_b_clk 3 3 0 800000000 0 0 50000 ? dc1_axi_int_clk 0 0 0 400000000 0 0 50000 Y dc1_cfg_clk 12 12 0 100000000 0 0 50000 Y dc1_prg8_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg7_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg6_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg5_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg4_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg3_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_dpr1_lpcg_apb_clk 3 3 0 100000000 0 0 50000 ? dc1_prg2_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg1_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_prg0_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc1_dpr0_lpcg_apb_clk 3 3 0 100000000 0 0 50000 ? dc0_axi_ext_clk 13 13 0 800000000 0 0 50000 Y dc0_prg8_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg7_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg6_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg5_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg4_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg3_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_rtram1_lpcg_clk 3 3 0 800000000 0 0 50000 ? dc0_dpr1_lpcg_b_clk 3 3 0 800000000 0 0 50000 ? dc0_prg2_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg1_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_prg0_lpcg_rtram_clk 1 1 0 800000000 0 0 50000 ? dc0_rtram0_lpcg_clk 3 3 0 800000000 0 0 50000 ? dc0_dpr0_lpcg_b_clk 3 3 0 800000000 0 0 50000 ? dc0_axi_int_clk 0 0 0 400000000 0 0 50000 Y dc0_cfg_clk 12 12 0 100000000 0 0 50000 Y dc0_prg8_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg7_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg6_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg5_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg4_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg3_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_dpr1_lpcg_apb_clk 3 3 0 100000000 0 0 50000 ? dc0_prg2_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg1_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_prg0_lpcg_apb_clk 1 1 0 100000000 0 0 50000 ? dc0_dpr0_lpcg_apb_clk 3 3 0 100000000 0 0 50000 ? hsio_per_clk 8 8 0 133333333 0 0 50000 Y hsio_phyx1_apb_clk 0 0 0 133333333 0 0 50000 ? hsio_phyx1_epcs_rx_clk 1 1 0 133333333 0 0 50000 ? hsio_phyx1_epcs_tx_clk 1 1 0 133333333 0 0 50000 ? hsio_phyx2_apbclk_1 0 0 0 133333333 0 0 50000 ? hsio_phyx2_pclk_1 0 0 0 133333333 0 0 50000 ? hsio_sata_per_clk 1 1 0 133333333 0 0 50000 ? hsio_pciea_per_clk 1 1 0 133333333 0 0 50000 ? hsio_phyx2_per_clk 1 1 0 133333333 0 0 50000 ? hsio_misc_per_clk 1 1 0 133333333 0 0 50000 ? hsio_pcieb_per_clk 1 1 0 133333333 0 0 50000 ? hsio_phyx1_per_clk 1 1 0 133333333 0 0 50000 ? hsio_axi_clk 1 1 0 400000000 0 0 50000 Y hsio_sata_clk 1 1 0 400000000 0 0 50000 ? hsio_pciea_dbi_axi_clk 0 0 0 400000000 0 0 50000 ? hsio_pciea_slv_axi_clk 0 0 0 400000000 0 0 50000 ? hsio_pciea_mstr_axi_clk 0 0 0 400000000 0 0 50000 ? hsio_pcieb_dbi_axi_clk 0 0 0 400000000 0 0 50000 ? hsio_pcieb_slv_axi_clk 0 0 0 400000000 0 0 50000 ? hsio_pcieb_mstr_axi_clk 0 0 0 400000000 0 0 50000 ? xtal_100MHz 1 1 0 100000000 0 0 50000 Y clock-hsio-refb 0 0 0 100000000 0 0 50000 N clock-hsio-refa 1 1 0 100000000 0 0 50000 Y hsio_phyx1_pclk 1 1 0 100000000 0 0 50000 ? hsio_phyx2_apbclk_0 0 0 0 100000000 0 0 50000 ? hsio_phyx2_pclk_0 0 0 0 100000000 0 0 50000 ? lsio_bus_clk 0 0 0 100000000 0 0 50000 Y pwm7_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm6_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm5_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm4_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm3_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm2_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm1_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? pwm0_lpcg_ipg_slv_clk 0 0 0 100000000 0 0 50000 ? lsio_mem_clk 0 0 0 200000000 0 0 50000 Y conn_bch_clk 0 0 0 400000000 0 0 50000 Y conn_ipg_clk 4 4 0 83333333 0 0 50000 Y usb3_phy_clk 1 1 0 83333333 0 0 50000 ? usb3_core_pclk 1 1 0 83333333 0 0 50000 ? usb3_ipg_clk 1 1 0 83333333 0 0 50000 ? usboh3_phy_ipg_clk 0 0 0 83333333 0 0 50000 ? enet1_lpcg_ipg_s_clk 0 0 0 83333333 0 0 50000 ? enet1_lpcg_ipg_clk 0 0 0 83333333 0 0 50000 ? enet0_lpcg_ipg_s_clk 0 0 0 83333333 0 0 50000 ? enet0_lpcg_ipg_clk 1 1 0 83333333 0 0 50000 ? sdhc2_lpcg_ipg_clk 0 0 0 83333333 0 0 50000 ? sdhc1_lpcg_ipg_clk 0 0 0 83333333 0 0 50000 ? sdhc0_lpcg_ipg_clk 0 0 0 83333333 0 0 50000 ? conn_ahb_clk 0 0 0 166666666 0 0 50000 Y usboh3_ahb_clk 0 0 0 166666666 0 0 50000 ? conn_axi_clk 1 1 0 333333333 0 0 50000 Y apbhdma_hclk 0 0 0 333333333 0 0 50000 ? bch_apb_clk 0 0 0 333333333 0 0 50000 ? gpmi_apb_clk 0 0 0 333333333 0 0 50000 ? enet1_lpcg_ahb_clk 0 0 0 333333333 0 0 50000 ? enet0_lpcg_ahb_clk 1 1 0 333333333 0 0 50000 ? sdhc2_lpcg_ahb_clk 0 0 0 333333333 0 0 50000 ? sdhc1_lpcg_ahb_clk 0 0 0 333333333 0 0 50000 ? sdhc0_lpcg_ahb_clk 0 0 0 333333333 0 0 50000 ? cm41_ipg_clk 0 0 0 132000000 0 0 50000 Y cm41_lpcg_i2c_ipg_clk 0 0 0 132000000 0 0 50000 ? dma_ipg_clk 4 4 0 120000000 0 0 50000 Y can2_lpcg_chi_clk 0 0 0 120000000 0 0 50000 ? can2_lpcg_ipg_clk 1 1 0 120000000 0 0 50000 ? can1_lpcg_chi_clk 0 0 0 120000000 0 0 50000 ? can1_lpcg_ipg_clk 1 1 0 120000000 0 0 50000 ? i2c4_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? uart4_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? can0_lpcg_chi_clk 0 0 0 120000000 0 0 50000 ? can0_lpcg_ipg_clk 1 1 0 120000000 0 0 50000 ? adc1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? adc0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? i2c3_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? i2c2_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? i2c1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? i2c0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? emvsim0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? uart3_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? uart2_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? uart1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? uart0_lpcg_ipg_clk 1 1 0 120000000 0 0 50000 ? spi3_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? spi2_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? spi1_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? spi0_lpcg_ipg_clk 0 0 0 120000000 0 0 50000 ? hdmi_rx_dig_pll_clk 0 0 0 800000000 0 0 50000 Y hdmi_rx_hd_core_clk 0 0 0 200000000 0 0 50000 Y hdmi_rx_ipg_clk 0 0 0 200000000 0 0 50000 Y img_pxl_clk 0 0 0 600000000 0 0 50000 Y hdmi_rx_lpcg_pxl_link_clk 0 0 0 600000000 0 0 50000 ? csi1_lpcg_pxl_clk 0 0 0 600000000 0 0 50000 ? csi0_lpcg_pxl_clk 0 0 0 600000000 0 0 50000 ? pdma7_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma6_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma5_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma4_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma3_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma2_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma1_lpcg_clk 0 0 0 600000000 0 0 50000 ? pdma0_lpcg_clk 0 0 0 600000000 0 0 50000 ? img_axi_clk 0 0 0 400000000 0 0 50000 Y img_ipg_clk 0 0 0 200000000 0 0 50000 Y img_jpeg_enc_ipg_clk 0 0 0 200000000 0 0 50000 ? img_jpeg_enc_clk 0 0 0 200000000 0 0 50000 ? img_jpeg_dec_ipg_clk 0 0 0 200000000 0 0 50000 ? img_jpeg_dec_clk 0 0 0 200000000 0 0 50000 ? audio_ipg_clk 0 0 0 175000000 0 0 50000 Y esai1_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? mqs0_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? amix_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai7_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai6_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? asrc1_lpcg_mem_clk 0 0 0 175000000 0 0 50000 ? asrc1_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai3_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai2_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai1_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? sai0_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? spdif0_lpcg_gclkw 0 0 0 175000000 0 0 50000 ? esai0_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? asrc0_lpcg_mem_clk 0 0 0 175000000 0 0 50000 ? asrc0_lpcg_ipg_clk 0 0 0 175000000 0 0 50000 ? xtal_24MHz 0 0 0 24000000 0 0 50000 Y xtal_32KHz 0 0 0 32768 0 0 50000 Y clk_dummy 0 0 0 0 0 0 50000 Y enet1_ref_50_clk 0 0 0 0 0 0 50000 Y enet0_ref_50_clk 0 0 0 0 0 0 50000 Y hdmi_rx_pxl_clk 0 0 0 0 0 0 50000 Y hdmi_rx_hd_ref_clk 0 0 0 0 0 0 50000 Y hdmi_pxl_clk 0 0 0 0 0 0 50000 Y hdmi_pixel_link_clk 0 0 0 0 0 0 50000 Y hdmi_pixel_mux_clk 0 0 0 0 0 0 50000 Y mipi1_dsi_rx_esc_clk 0 0 0 0 0 0 50000 Y mipi1_dsi_tx_esc_clk 0 0 0 0 0 0 50000 Y lvds1_phy_clk 0 0 0 0 0 0 50000 Y lvds1_pixel_clk 0 0 0 0 0 0 50000 Y lvds0_phy_clk 0 0 0 0 0 0 50000 Y lvds0_pixel_clk 0 0 0 0 0 0 50000 Y